โครงสร้างของคอมพิวเตอร์และระบบปฏิบัติการ
Download
Report
Transcript โครงสร้างของคอมพิวเตอร์และระบบปฏิบัติการ
โครงสร้างของระบบคอมพิวเตอร์
โครงสร้างระบบและสถาปั ตยกรรมคอมพิวเตอร์
วิเชษฐ์ พลายมาศ
นงลักษณ์ พรมทอง
ว ัตถุประสงค์การเรียนรู ้
เพือ
่ ทำควำมเข ้ำใจเกีย
่ วกับโครงสร ้ำงของ
ึ ษำถึงโครงสร ้ำงพืน
ระบบปฏิบต
ั ก
ิ ำร โดยศก
้ ฐำน
ของระบบคอมพิวเตอร์ และโครงสร ้ำงของ
ระบบปฏิบต
ั ก
ิ ำร
เพือ
่ ให ้รู ้เกีย
่ วกับสถำปั ตยกรรมพืน
้ ฐำนของระบบ
คอมพิวเตอร์ โครงสร ้ำงสร ้ำงหน่วยรับเข ้ำ/สง่ ออก
ั ้ ของหน่วยเก็บ และ
โครงสร ้ำงหน่วยเก็บ ลำดับชน
กำรป้ องกันระดับฮำร์ดแวร์ และสถำปั ตยกรรมของ
ระบบทัว่ ไป
เพือ
่ ให ้รู ้เกีย
่ วกับโครงสร ้ำงระบบปฏิบต
ั ก
ิ ำร
โปรแกรมระบบ โครงสร ้ำงระบบ และเครือ
่ งเสมือน
Agenda
Computer System Operation
I/O Structure
Storage Structure
Storage Hierarchy
Hardware Protection
General System Architecture
ปฏิบ ัติการของระบบคอมพิวเตอร์
(computer-system operation)
ี ย
ระบบคอมพิวเตอร์ขนำดใหญ่ปัจจุบน
ั ประกอบด ้วย ซพ
ี ู และกลุม
่
ื่ มต่อเพือ
ของตัวควบคุมอุปกรณ์ (device controller) ซงึ่ เชอ
่
เข ้ำถึงหน่วยควำมจำผ่ำนทำงบัสระบบ (system bus)
อุปกรณ์แต่ละชนิดจะมีตวั ควบคุมอุปกรณ์เฉพำะแยกจำกกัน โดย
มี local buffer
ี ย
ซพ
ี แ
ู ละตัวควบคุมอุปกรณ์ทงั ้ หมดสำมำรถทำงำนไปพร ้อมๆ กัน
ได ้
ี ย
ซพ
ี จ
ู ะย ้ำยข ้อมูลเข ้ำ/ออกระหว่ำงหน่วยควำมจำหลักกับ local
buffer
ี ย
ตัวควบคุมอุปกรณ์จะบอกซพ
ี วู ำ่ อุปกรณ์ทำงำนเสร็จแล ้วหรือยัง
โดยวิธข
ี ด
ั จังหวะ (interrupt)
เพือ
่ ประกันว่ำลำดับกำรเข ้ำถึงหน่วยควำมจำนีเ้ ป็ นไปอย่ำง
ถูกต ้อง จะเป็ นหน ้ำทีข
่ องตัวควบคุมหน่วยควำมจำทีจ
่ ะเป็ นผู ้คอย
จัดจังหวะ
ภาพที่ 2.1 ระบบคอมพิวเตอร์ สมัยใหม่
Computer-System Operation (cont.)
เมือ
่ เปิ ดเครือ
่ งหรือรีบต
ู (reboot) จะมีโปรแกรม
้
เล็กๆ ถูกโหลดเข ้ำหน่วยควำมจำหลักเพือ
่ ใชใน
กำรเริม
่ ระบบ เรียกว่ำ โปรแกรมปลุกเครือ
่ ง หรือ
โปรแกรมบูต (bootstrap program)
เมือ
่ os ถูกบรรจุ (load) เข ้ำมำไว ้ใน
หน่วยควำมจำแล ้วจึงเริม
่ กระบวนกำรเริม
่ ต ้น (init
process) หรือ UPP (Universal Progenitor
Process) และพร ้อมทีท
่ ำงำนโดยกำรรอคอย
เหตุกำรณ์บำงอย่ำง
ั สญ
ั ญำณกำร
เหตุกำรณ์จะเกิดขึน
้ โดยอำศย
ขัดจังหวะ (interrupt) ซงึ่ ถูกสง่ มำโดยฮำร์ดแวร์
หรือซอฟต์แวร์
หน้าทีข
่ องการข ัดจ ังหวะ
Common Functions of Interrupts
ี ย
ฮำร์ดแวร์อน
ิ เทอร์รัพท์จะถูกสง่ ไปยังซพ
ี ผ
ู ำ่ นทำงบัสระบบ
ั คำสงั่ ปฏิบต
ซอฟต์แวร์อน
ิ เทอร์รัพท์จะอำศย
ั ก
ิ ำรพิเศษที่
เรียกว่ำ กำรเรียกระบบ (system call หรือ monitor call)
กำรขัดจังหวะแต่ละชนิดจะได ้รับกำรตอบสนองด ้วย service
routine ทีเ่ หมำะสมกับกำรขัดจังหวะนัน
้ ๆ
ี ย
เมือ
่ ซพ
ี ถ
ู ก
ู ขัดจังหวะมันจะหยุดทำงำนชวั่ ครำวเพือ
่ ให ้
ี
อุปกรณ์ทำกำรถ่ำยข ้อมูลจนแล ้วเสร็จ เพือ
่ ป้ องกำรสูญเสย
ี ย
กำรขัดจังหวะ (lost interrupt) จำกนัน
้ ซพ
ี จ
ู งึ จะกลับไป
ทำงำนทีค
่ ้ำงอยูต
่ อ
่ ไป
ี ย
OS จะรักษำสถำนะของซพ
ี ป
ู ั จจุบน
ั ไว ้โดยเก็บเรจิสเตอร์
และตัวนับโปรแกรมขณะนัน
้ (program counter)
Common Functions of Interrupts
(cont.)
่ มอบกำรควบคุมไปยัง รูทน
กำรขัดจังหวะจะสง
ี บริ
กำรขัดจังหวะ (interrupt service routine) ผ่ำน
ทำง อินเทอร์รัพต์เว็กเตอร์ (interrupt vector)
ซงึ่ บรรจุทอ
ี่ ยูข
่ องรูทน
ี บริกำรทัง้ หมดไว ้
สถำปั ตยกรรมกำรขัดจังหวะจะต ้องจัดเก็บทีอ
่ ยู่
ของคำสงั่ ทีถ
่ ก
ู ขัดจังหวะ
แทร็บ (Trap) คือกำรขัดจังหวะโดยซอฟต์แวร์ท ี่
อำจเกิดโดยข ้อผิดพลำด หรือผู ้ใชร้ ้องขอ
ในฐำนะนี้ OS จึงเป็ น interrupt driven.
ภาพที่ 2.2 ช่วงเวลาของการขัดจังหวะสาหรับกระบวนการเดียวที่กาลังแสดงผลลัพธ์
I/O Structure
หลังจำก i/o เริม
่ ต ้น, กำรควบคุมจะถูกสง่ กลับ
้ อ
ิ้
ไปยังโปรแกรมผู ้ใชเมื
่ ปฏิบต
ั ก
ิ ำรของ i/o สน
เสร็จลง (I/O completion) เท่ำนัน
้
ั่ ว่ำงของซพ
ี ย
รอคำสง
ี ู (CPU idle) จนกว่ำจะถึงกำร
ขัดจังหวะถัดไป
้ วยควำมจำ
รอลูป (Wait loop) เพือ
่ ใชหน่
ิ้ ลงและ
อย่ำงน ้อยกำรร ้องขอ i/o หนึง
่ ครัง้ เสร็จสน
ไม่ต ้องทำงำนต่อไป
I/O Structure (cont.)
หลัง i/o เริม
่ ต ้น, กำรควบคุมจะถูกสง่ กลับไป
้
ยังโปรแกรมผู ้ใชโดยปรำศจำกกำรรอให
้ i/o
ิ้ (I/O completion)
ปฏิบต
ั ก
ิ ำรเสร็จสน
กำรเรียกระบบ (System call) – กำรร ้องขอไปยัง
้
OS เพือ
่ ขอให ้ผู ้ใชรอจนกว่
ำปฏิบต
ั ก
ิ ำรของ i/o จะ
ิ้
เสร็จสน
ตำรำงสถำนะอุปกรณ์ (Device-status table)
่ ชนิด
บรรจุรำยกำรเกีย
่ วกับกำรขอใชอุ้ ปกรณ์ เชน
ทีอ
่ ยู่ และสถำนะ เป็ นต ้น
ี้ ปยังตำรำงอุปกรณ์ i/o เพือ
OS จะสร ้ำงดัชนีชไ
่ ดู
สถำนะของอุปกรณ์ และแก ้ไขรำยกำรในตำรำง
รวมทัง้ กำรขัดจังหวะ
I/O Structure (cont.)
ี ย
ิ้ ไอ/โอ
วิธท
ี ซ
ี่ พ
ี ต
ู ้องรอให ้กำรเสร็จสน
ี ก่อนนี้ เรียกว่ำ ประสำนเวลำ หรือ
เสย
ซงิ โครนั ส (synchronous)
่ นวิธท
สว
ี ต
ี่ รงกันข ้ำมเรียกว่ำ ไม่ประสำนเวลำ
หรืออะซงิ โครนั ส (asynchronous)
ี ย
ในกรณีทเี่ ป็ นประสำนเวลำ ซงึ่ ซพ
ี ต
ู ้องรอให ้
ิ้ ไอ/โอ นั น
ี ย
กำรเสร็จสน
้ ในระหว่ำงทีซ
่ พ
ี รู อ
จำเป็ นต ้องมีคำสงั่ พิเศษ เรียกว่ำ คำสงั่ รอ
(wait instruction) ไปเรือ
่ ยๆ จนกว่ำจะได ้รับ
กำรขัดจังหวะใหม่
Two I/O Methods
Synchronous
Asynchronous
Device-Status Table
I/O Structure (cont.)
ในกรณีของอะซงิ โครนั ส i/o
ิ ธิภำพของระบบ ในระหว่ำงที่ i/o
จะเพิม
่ ประสท
ี ย
กำลังทำงำนอยู่ ซพ
ี ส
ู ำมำรถดำเนินกำรงำนอืน
่
หรือเริม
่ ทำ i/o ของอุปกรณ์ตวั อืน
่ ไปพร ้อมๆ กันได ้
แต่กำรเหลือ
่ มกำรทำงำนในลักษณะนีก
้ ็ยงั มี
ข ้อจำกัดเนือ
่ งจำกควำมแตกต่ำงกันระหว่ำง
ี ย
ควำมเร็วของ i/o กับซพ
ี ม
ู ม
ี ำก
ต ้องใช ้ DMA เข ้ำมำชว่ ย
โครงสร้าง DMA
(DMA Structure)
้ ปกรณ์ไอ/
DMA (Direct Memory Access) จะใชในอุ
่ เทป ดิสก์ เครือข่ำยสอ
ื่ สำร
โอ ทีม
่ ค
ี วำมเร็วสูง เชน
เป็ นต ้น
้ อ OS ต ้องกำรรับ-สง่ ข ้อมูล,
ถ ้ำโปรแกรมผู ้ใชหรื
OS จะหำ บัฟเฟอร์ทต
ี่ ้องกำร (บัฟเฟอร์วำ่ ง สำหรับนำเข ้ำ,
บัฟเฟอร์เต็มสำหรับสง่ ออก) จำกอำณำบริเวณของบัฟเฟอร์
็ ค่ำเรจิสเตอร์ของตัวควบคุม
จำกนัน
้ ตัวขับอุปกรณ์จะเซต
DMA เพือ
่ ระบุต ้นทำง ปลำยทำง และขนำดทีจ
่ ะสง่
หลังจำกนัน
้ DMA จะควบคุมและดำเนินกำรสง่ ข ้อมูลระหว่ำง
i/o กับหน่วยควำมจำ
ี ย
ในระหว่ำงนัน
้ ซพ
ี ก
ู ็เป็ นอิสระทีท
่ ำงำนอย่ำงอืน
่ ได ้ จนกระทั่ง
ิ้ DMA จะสง่ สญ
ั ญำณขัดจังหวะซพ
ี ย
กำรสง่ ข ้อมูลเสร็จสน
ี ู อีก
ครัง้ หนึง่
simple DMA Structure
MAR (memory address register)
MDR (memory data register)
CU (Control Unit)
PC (Program Counter)
IR (Instruction Register)
DMA Structure
โครงสร้างของหน่วยเก็บ
(Storage Structure)
โดยหลักกำรแล ้ว เรำต ้องกำรฝั งโปรแกรมและข ้อมูลไว ้ภำยใน
หน่วยควำมจำหลักอย่ำงถำวรตลอดเวลำ แต่เป็ นไปไม่ได ้ด ้วย
สำเหตุสำคัญ 2 ประกำร
หน่วยควำมจำหลักมีขนำดน ้อยเกินกว่ำทีจ
่ ะสำมำรถเก็บโปรแกรม
และข ้อมูลทีต
่ ้องกำรไว ้ทัง้ หมดได ้
หน่วยควำมจำหลักเป็ นอุปกรณ์ประเภทหน่วยเก็บลบเลือนได ้
(volatile storage)
จึงจำเป็ นต ้องมีหน่วยเก็บรอง (secondary storage) ที่
สำมำรถเก็บโปรแกรมและข ้อมูลปริมำณมำกไว ้ได ้อย่ำงถำวร
ปั จจัยสำคัญทีค
่ วรพิจำรณำได ้แก่
ควำมเร็ว
ต ้นทุน
ขนำด
กำรลบเลือนได ้
จานแม่เหล็ก (Magnetic Disk)
่ น
ควำมเร็วของดิสก์มำจำก 2 สว
้
transfer rate คืออัตรำควำมเร็วทีใ่ ชในกำรส
ง่ ถ่ำย
ข ้อมูลจำกอุปกรณ์ไปยังคอมพิวเตอร์ ซงึ่ มีหน่วยวัด
เป็ นเมกะบิตต่อวินำที (megabit per second)
positioning time หรือ random access time ซงึ่
มีหน่วยวัดเป็ นมิลลิวน
ิ ำที (millisecond)
ประกอบด ้วย
้
seek time เป็ นเวลำทีใ่ ชในกำรเคลื
อ
่ นหัวอ่ำน
ไปยังร่อง (track) ทีต
่ ้องกำร
้
-rotational latency เป็ นเวลำทีใ่ ชในกำรค
้นหำ
เซกเตอร์ทต
ี่ ้องกำร
Moving-Head Disk Mechanism
ั้
ลาด ับชนของหน่
วยเก็บ
Storage Hierarchy
Caching
้ นหน่วยควำมจำควำมเร็วสูงในกำรเก็บ
ใชเป็
้
ข ้อมูลทีม
่ ักถูกเรียกใชงำนบ่
อย
จำเป็ นต ้องมีนโยบำยกำรจัดกำรแคช/แทนที่
แคช (cache management/replacement
policy)
้
แคชถูกนำไปใชในหน่
วยเก็บหลำยระดับ อำจ
มีปัญหำกำรปรับค่ำข ้อมูลในแคชแต่ละระดับ
ไม่ถก
ู ต ้องได ้ เรียกว่ำ กำรเกำะกลุม
่ และควำม
ต ้องกัน (Coherency and Consistency)
Cache Structure
Migration of A From Disk to Register
ปั ญหำกำรเกำะกลุม
่ และควำมต ้องกัน (Coherency and
Consistency) ทีข
่ ้อมูลในแคชแต่ละระดับไม่สอดคล ้องกัน
การป้องก ันระด ับฮาร์ดแวร์
Hardware Protection
Dual-Mode Operation
I/O Protection
Memory Protection
CPU Protection
การดาเนินการโหมดคูก
่ ัน
(Dual-Mode Operation)
เพือ
่ ประกันควำมถูกต ้องของกำรปฏิบต
ั ก
ิ ำรและทุก
โปรแกรม ตลอดทัง้ ข ้อมูลของโปรแกรมเหล่ำนัน
้ จำก
กำรรุกรำนของโปรแกรมผิดปกติ กำรปกป้ องนีม
้ ค
ี วำม
จำเป็ นต ้องใช ้ โหมด (modes) ในกำรปฏิบต
ั ก
ิ ำร
ได ้แก่
โหมดผู ้ใช ้ (user mode)
โหมดมอนิเตอร์ (monitor mode)
้ ดแวร์เข ้ำมำชว่ ย โดยกำหนด
ทัง้ สองโหมดจะใชฮำร์
mode bit ให ้ monitor (0) และ user (1)
ทำให ้ปฏิบต
ั ก
ิ ำรกับคำสงั่ บำงอย่ำงจะสำมำรถทำได ้
ด ้วยเฉพำะในฐำนะของระบบปฏิบต
ั ก
ิ ำรเท่ำนัน
้ และ
บำงคำสงั่ จะทำได ้ในฐำนะของผู ้ใช ้
Dual-Mode Operation (cont.)
กำรออกแบบระบบปฏิบต
ั ก
ิ ำรโดยป้ องกันคำสงั่ ระดับเครือ
่ งทีอ
่ ำจเป็ น
่ คำสงั่ จำพวก คำสงั่ อภิสท
ิ ธิ์ (privileged
อันตรำยอย่ำงเชน
instructions)
ั่ ประเภทอภิสท
ิ ธิจ์ ำกกำร
โดยกำหนดให ้ฮำร์ดแวร์จะยอมรับคำสง
ปฏิบต
ั ก
ิ ำรใน monitor mode เท่ำนัน
้
ถ ้ำมีควำมพยำยำมทีจ
่ ะเรียกใชค้ ำสงั่ เหล่ำนีจ
้ ำก user mode,
ฮำร์ดแวร์จะถือว่ำเป็ นกำรกระทำทีผ
่ ด
ิ ปกติและจะ trap ไปยัง
ระบบปฏิบต
ั ก
ิ ำรทันที
การป้องก ัน i/o
(I/O Protection)
ั่ เกีย
กำหนดให ้ทุกคำสง
่ วกับ i/o เป็ นคำสงั่
ิ ธิ์
อภิสท
้
ต ้องประกันว่ำโปรแกรมผู ้ใชจะไม่
ได ้รับ
อนุญำตให ้ควบคุมคอมพิวเตอร์ในฐำนะโหมด
มอนิเตอร์ได ้
Use of A System Call to Perform I/O
การป้องกนหน่วยความจา
(Memory Protection)
ต ้องปกป้ อง interrupt vector (ตำรำงทีเ่ ก็บตัวช ี้
ไปยัง interrupt service) ไม่ให ้ถูกแก ้ไขค่ำได ้
โดยโปรแกรมผู ้ใช ้
และปกป้ องรูทน
ี บริกำรขัดจังหวะ (interrupt
service routine) ในระบบปฏิบต
ั ก
ิ ำรไม่ให ้ถูก
แก ้ไขได ้
จุดมุง
่ หมำยก็เพือ
่ ป้ องกันกำรรุกล้ำระบบปฏิบต
ั ก
ิ ำร
้
จำกโปรแกรมผู ้ใช ้ และป้ องกันโปรแกรมผู ้ใชจำก
้
กำรรุกล้ำของผู ้ใชคนอื
น
่ ทัง้ โดยเจตนำและไม่
เจตนำ
Memory Protection (cont.)
่ นๆ
ทำได ้โดยจัดสรรหน่วยควำมจำออกเป็ นสว
้ ้ำถึงได ้เฉพำะพืน
โดยยินยอมให ้โปรแกรมผู ้ใชเข
้ ที่
ของตนเองทีไ่ ด ้รับอนุญำตเท่ำนัน
้ ด ้วยกำรใช ้ เรจิ
สเตอร์ 2 ตัว
base register เก็บค่ำเริม
่ ต ้นของหมำยเลขตำแหน่ง
้
หน่วยควำมจำทีย
่ อมให ้ใชงำนได
้
limit register เก็บค่ำขนำดของพืน
้ ทีห
่ น่วยควำมทีจ
่ ะ
้ ้
ยอมให ้ใชได
พืน
้ ทีข
่ องหน่วยควำมจำอำจแบ่งออกเป็ นสว่ น
หลักๆ ได ้แก่ สว่ นของระบบปฏิบต
ั ก
ิ ำร และ สว่ น
ของผู ้ใช ้
Use of A Base and Limit Register
Memory Protection (cont.)
ี ย
โดยที่ ซพ
ี ู จะกำหนดหมำยเลขพืน
้ ที่
หน่วยควำมจำทัง้ หมดไว ้ใน เรจิสเตอร์ ด ้วย
monitor mode
ถ ้ำมีควำมพยำยำมทีจ
่ ะใช ้ monitor mode เพือ
่
เข ้ำถึง monitor memory หรือรุกล้ำพืน
้ ทีข
่ อง
้
ผู ้ใชคนอื
น
่ ก็จะเกิด trap ไปยังระบบปฏิบต
ั ก
ิ ำร
base และ limit registers ต ้องถูกกำหนดค่ำได ้
โดยระบบปฏิบต
ั ก
ิ ำรเท่ำนัน
้ โดยกำรใชค้ ำสงั่ พิเศษ
ิ ธิ์ (special privileged
ประเภทอภิสท
instruction) ซงึ่ ทำได ้เฉพำะใน monitor mode
เท่ำนัน
้
Hardware Address Protection
ี ย
การป้องก ันซพ
ี ู
(CPU Protection)
้ ให ้ติด
โดยทีเ่ รำจะต ้องปกป้ องโปรแกรมผู ้ใชไม่
บ่วงอยูใ่ นวังวนไม่รู ้จบ (infinite loop) และไม่
ยอมสง่ คืนกำรควบคุมให ้แก่ระบบปฏิบต
ั ก
ิ ำร
วิธก
ี ำรนีเ้ รำจะใช ้ timer ซงึ่ เป็ นฮำร์ดแวร์ เข ้ำมำ
ชว่ ย
timer สำมำรถตัง้ ค่ำกำรขัดจังหวะคอมพิวเตอร์
ตำมเวลำทีก
่ ำหนด ซงึ่ อำจเป็ นเวลำคงทีห
่ รือ
แปรเปลีย
่ นก็ได ้
ิ
โดยจะถูกใชอั้ ตรำทีค
่ งทีข
่ องนำฬกำและตั
วนับ
(counter) ซงึ่ ระบบปฏิบต
ั ก
ิ ำรจะเป็ นผู ้ตัง้ ค่ำตัวนับ
สถาปัตยกรรมของระบบทวไป
่ั
(General System Architecture)
Computer system utilization นำไปสู่
ระบบหลำยโปรแกรม (multiprogramming)
ระบบแบ่งเวลำ (time sharing) ทีย
่ น
ิ ยอมให ้
้
ทรัพยำกรของระบบสำมำรถถูกใชงำนได
้จำกหลำย
โปรแกรมและหลำย process
กำรแบ่งสรร (sharing) ได ้นำไปสู่
กำรปรับเปลีย
่ นสถำปั ตยกรรมพืน
้ ฐำนของ
คอมพิวเตอร์ทย
ี่ น
ิ ยอมให ้ os สำมำรถดูแลกำร
ควบคุม (control) อยูเ่ หนือระบบคอมพิวเตอร์ และ
i/o
General System Architecture
(cont.)
ั dual mode
กำรดูแลกำรควบคุมโดยอำศย
user mode
monitor mode
โครงสร ้ำงนีส
้ นั บสนุนหลักกำรของคำสงั่
ิ ธิ์ (privileged instructions) ทีส
อภิสท
่ ำมำรถ
ถูกกระทำได ้เฉพำะ monitor mode
General System Architecture
(cont.)
ั่ อภิสท
ิ ธิ์ (privileged instructions)
คำสง
I/O instructions
ั่ เกีย
คำสง
่ วกับกำรแก ้ไขค่ำเรจิสเตอร์สำหรับจัดกำร
หน่วยควำมจำ และ timer
ั่ หยุด (halt instruction)
คำสง
ั่ เกีย
คำสง
่ วกับกำรเปิ ด/ปิ ดระบบกำรขัดจังหวะ
ั่ ในกำรเปลีย
คำสง
่ นจำก user mode เป็ น monitor
mode รวมทัง้ กำรเปลีย
่ นค่ำ mode bit ของ
ฮำร์ดแวร์
โครงสร้างระบบ
(system structure)
โครงสร ้ำงอย่ำงง่ำย (simple structure)
ั ้ (layered approach)
โครงสร ้ำงแบบลำดับชน
โครงสร้างอย่างง่าย
(simple structure)
โปรแกรมผู ้ใชจึ้ งสำมำรถเข ้ำถึง เรียกใช ้ และ
ครอบครองทรัพยำกรระบบได ้อย่ำงอิสระ และ
โดยสมบูรณ์ โดยไม่จำเป็ นต ้องร ้องขอผ่ำน
monitor mode
ภาพที่ 2.12 โครงสร้างแบบลาดับชั้นของ MS-DOS
ภาพที่ 12.3 โครงสร้างระบบยูนิกซ์
ั้
โครงสร้างแบบลาด ับชน
(layered approach)
ั ้ เป็ นสว่ นๆหรือ modularity
กำรออกแบบในลักษณะลำดับชน
ิ กับระดับของฮำร์ดแวร์ (layer 0)
ระดับล่ำงเป็ นระดับทีใ่ กล ้ชด
ขึน
้ ไปจนถึงระดับบนสุด (lever N) เป็ นระดับของสว่ นติดต่อ
ผู ้ใช ้ (user interface)
ั ้ (layered approach)
คุณลักษณะทีด
่ ข
ี องระบบแบบลำดับชน
ควำมเป็ นหน่วย (modularity) ทีอ
่ ส
ิ ระต่อกัน
ั้
แต่ละหน่วยมีหน ้ำทีเ่ ฉพำะตำมลำดับชน
ั ้ ล่ำงจะจัดหำบริกำรทีเ่ หมำะสมให ้ชน
ั ้ บน
ชน
กำรสร ้ำง แก ้ไข ตรวจหำควำมผิดพลำดเป็ นเรือ
่ งไม่ยำก
สำมำรถควบคุมและจำกัดควำมผิดพลำดในแต่ละระดับ
ยุง
่ ยำกมำกในกำรออกแบบหน ้ำทีใ่ ห ้สมบูรณ์ได ้ในแต่ละระดับ
ภาพที่ 12.4 โครงสร้างแบบลาดับชั้นของระบบปฏิบตั ิการ
เครือ
่ งเสมือน
(virtual machines)
สำมำรถจำลองสภำพแวดล ้อมกำรทำงำนของ
เครือ
่ งหนึง่ ให ้สำมำรถปฏิบต
ั ก
ิ ำรบนโครงสร ้ำง
พืน
้ ฐำนของอีกเครือ
่ งหนึง่ ได ้โดยทีโ่ ปรแกรมผู ้ใช ้
หรือโปรแกรมประยุกต์เสมือนว่ำกำลังปฏิบต
ั ก
ิ ำร
อยูบ
่ นเครือ
่ งเดิม
จำลองทรัพยำกรเชงิ กำยภำพของระบบให ้
่ ซพ
ี ย
สำมำรถถูกใชร่้ วมกันได ้แบบเสมือน เชน
ี ,ู
ระบบสพูลลิง, ระบบแฟ้ ม, ดิสก์ และอุปกรณ์ไอ/
โอ เป็ นต ้น
กำรจำลอง monitor mode แบบเสมือน
ภาพที่ 12.5 แบบจาลองระบบ (a) ไม่มีเครื่ องเสมือน (b) เครื่ องเสมือน
virtual machines
(cont.)
ข้อดี
้
้ อ
ผู ้ใชสำมำรถเลื
อกใชเครื
่ งแบบเสมือนเพือ
่ ทีจ
่ ะได ้
หลำยสภำพแวดล ้อม
เครือ
่ งเสมือนแต่ละเครือ
่ งจะมีควำมเป็ นเอกเทศอย่ำง
สมบูรณ์และได ้รับกำรปกป้ อง
สำมำรถทำกำรทดลอง วิจัยและพัฒนำระบบปฏิบต
ั ก
ิ ำร
ใหม่ๆ และโปรแกรมประยุกต์ได ้หลำยแพลตฟอร์มโดย
ไม่จำเป็ นต ้องทดลองปฏิบต
ั ก
ิ ำรกับเครือ
่ งจริงๆทุกชนิด
ข้อด้อย
ั่ จำลองหลำยชนิดอำจใชเวลำนำนในกำร
้
คำสง
ปฏิบต
ั ก
ิ ำรกว่ำบนเครือ
่ งจริงๆ ได ้
้
ระบบ I/O เสมือนอำจใชเวลำนำนขึ
น
้ ในกำรปฏิบต
ั ก
ิ ำร
เนือ
่ งจำกระบบ spooling