PowerPoint 프레젠테이션
Download
Report
Transcript PowerPoint 프레젠테이션
전자공학 세미나
VLSI 신호처리
정진균
Contents
• Introduction to IC
• 트랜지스터 (MOS)
• IC 설계 과정
• 신호처리: Fourier 변환
• 결론
Introduction
to IC
• 집적회로(IC)란?
– IC : Integrated Circuit의 약자
– 여러 개의 전기회로소자들을 하나의 기판에 집적한 것
– 경량화, 소형화, 저전력 소모, 안정성
• 오늘날의 전자, 정보통신: IC 제작/설계기술의
발전이 없었으면 불가능!
– 집채만한 컴퓨터?
– 트럭으로나 운반할 수 있는 휴대전화?
IC의 시작:
트랜지스터의 발명
• 1900년대 전반에는 진공관 사용
- large, expensive, power-hungry, unreliable
• 1947년 트랜지스터 발명
- 미국 Bell Lab의 John Bardeen, Walter Brattain
• 트랜지스터 types:
- Bipolar : 고속
- MOS : 저전력, 고 집적
→ VLSI에 적합
MOS 트랜지스터=
스위치
• MOS 트랜지스터: 전기적으로 조절되는 스위치
– gate 단자의 전압이 source와 drain 단자 사이의 통로를 on 또는 off
d
nMOS
pMOS
g=0
g=1
d
d
OFF
g
ON
s
s
s
d
d
d
g
OFF
ON
s
s
s
IC회로 : NMOS 와
PMOS 의 연결로 구성
• Inverter 회로
VDD
A
Y
A
Y
심볼
GND
트랜지스터 표현
레이아웃
트랜지스터 개수에
따른 IC 분류
• SSI (Small Scale IC) : 1~100 개
• MSI (Medium Scale IC) : 100~1000 개
• LSI (Large Scale IC) : 1000~10만 개
• VLSI (Very Large Scale IC) : 10만~100만 개
• ULSI (Ultra Large Scale IC) : 100만 ~ 10억 개
• GSI (Giga Scale IC) : 10억 개 이상
• RLSI (Ridiculously Large Scale IC) : Next to GSI
IC 설계의 예(1)
• Intel 4004 Micro-Processor
– 1971
– 2,300 transistors
– 92.6KHz
– PMOS
– 3 mm X 4 mm
– 15V DC
IC 설계의 예(2)
• Pentium IV
– 42 million transistors
– 0.18 micron
– 1.5 GHz
Transistor Counts
• Moore’s Law : 트랜지스터 집적도는 1.5년마다 두 배씩 증가
Transistors (MT)
1000
100
10
1
2X growth in 1.5 years!
P6
Pentium® proc
486
386
0.1
286
8085 8086
0.01
8080
8008
4004
0.001
1970
1980
1990
2000
Year
2010
Frequency (Speed)
Frequency (Mhz)
10000
Doubles every
2 years
1000
100
486
10
8085
1
0.1
1970
8086 286
P6
Pentium ® proc
386
8080
8008
4004
1980
1990
Year
2000
2010
Wafer
• 본래 Wafer란?
– 밀가루, 우유, 달걀 노른자 등을
섞어 만든 비스킷을 일컬음
– 일본에서 Wafers를 웨하스로 발
음하면서 그대로 전해져 옴
• Wafer를 쪼개어서 IC소자 제작
– 한 장의 Wafer를 이용하여 몇 개
의 소자를 만들어 내느냐가 IC소
자 생산량을 결정
Dies per Wafer
• 하나의 Die의 Size가 줄어들면 줄어들수록 Dies
Per Wafer의 개수는 기하급수적으로 늘어나게 됨
A Die
Analog / Digital
• Analog
– 모든 순간에 정의되며 가질 수 있는 값이 연속적
• Digital
– 특정 순간에만 값이 정의되며 가질 수 있는 값이 한정됨
(예: 0 or 1 값만 가질 수 있음)
a(t)
d(n)
t
n
Analog/Digital IC
• Analog IC
–
–
–
–
Analog 신호의 처리
시스템의 입,출력 회로용
고속, 고전류용
잡음에 약함
• Digital IC
–
–
–
–
–
디지털신호의 처리
논리연산, 시스템 내부 데이터 처리
IC산업의 많은 부분을 차지하고 있음
대규모 집적가능, 저전력, 잡음에 강함
Analog IC에 비해서 느린 동작 속도
IC 설계과정(1)
IC 설계 사양
행위수준 설계
Front-end
Design 레지스터 수준 설계
게이트 수준 설계
배치 배선 설계
Functional spec
I/O Signal spec
Test plan
:-C
-HDL(Behavioral)
: -HDL(RTL)
:-Synthesis from HDL
-Logic Timing Simulation
:-Placement & Routing
-Post-simulation
Back-end
Design
제조 공정
시험
:-Chip test(기능,fault)
-System 실장 Test
IC 디자인 레벨
SYSTEM
MODULE
+
GATE
CIRCUIT
DEVICE
G
S
n+
D
n+
IC 설계과정(2)
• IC 설계 사양(스펙)
- 칩의 기능, 속도 등 스펙의 지정
• 행위수준설계
- 칩의 기능적인 면을 우선적으로 고려하여 칩의 행위동작을 중심으로
설계하고 검증 (C 등 executable program 사용)
• 레지스터수준설계
- 칩을 기능 블록별로 분리하여 논리합성이 가능하도록 레지스터수준
에서 설계
- HDL(Hardware Description Language) 사용
IC 설계과정(3)
• 게이트수준설계
-
논리합성과정을 통해 논리게이트 수준의 설계를 수행
논리합성은 HDL 로 표현된 설계내용을 CAD 툴을 이용 논리게이트로 변환 하는 것
논리게이트로 합성할 때 실제 제조할 공정의 특성에 맞는 게이트 라이브러리 사용
각 게이트의 연산 지연정보가 포함되어 어느 정도 정확한 타이밍을 고려한
시뮬레이션 수행 가능
• 배치배선설계
- 각 게이트들을 실리콘 기판 위에 배치(placement)하고 배선(routing)
- 칩으로 제작하기 위한 모든 물리적 위치 및 연결정보가 결정되기 때문에 각 게이트
의 연산지연뿐 아니라 각 공정특성에 맞는 연결지연값 계산 가능
- 배치배선에 의해 발생한 연결지연정보를 포함하여 타이밍시뮬레이션을 수행하는
과정: 포스트시뮬레이션
- 실제 구현될 칩과 동일한 환경에서 설계 검증
IC 설계과정(4)
• TR이나 Gate Level로 Design한 결과를 이용하여
Place & Route (Layout)
– Analog : Auto Layout 불가능
– Digital : Auto Layout이 가능하지만 동작 속도, 전력소
비, 또는 면적 등에 제약이 있을 경우 직접 Layout하는
것을 원칙으로 함
• Layout한 결과를 이용하여 실제 제작
공장에서의 자동화 작업
Hardware Description
Language (HDL) (1)
• A language used to describe a digital system
• Two major HDL’s:
– Verilog: IEEE standard in 1995 (C-like)
– VHDL: IEEE standard in 1987 (Ada-like)
• Advantages
– 복잡한 시스템의 설계
– IEEE 표준으로 제정되어 대부분의 업체가 표준설계방
식을 지원 하므로 특정 ASIC 업체의 기술이나 공정에
무관하게 사용 가능
Hardware Description
Language (HDL) (2)
• Advantages
– 다양한 레벨의 디자인 및 혼합 가능 (switches, gates,
RTL, behavioral)
– Functional verification 용이
– 주석을 단 문장으로 회로 설계: 회로의 설계 및 debug
용이
• Verilog: originated in 1983 at Gateway Design
Automation, now a part of Cadence Design Systems
HDL 설계 예:
MAX+plusII 시작
MAX+plusII 초기
화면
새 파일
새 파일 만들기
새 파일 선택
Text editor 화면
CPLD의 device 선택
컴파일 하기
컴파일 실행, 완료 화면
Waveform 작성
Waveform 작성과 node
불러오기
Waveform 작성을 위한
node 입력 box
Waveform editor에
signal 입력 및 저장
Simulator의 시작
시뮬레이션 완료
지연시간 분석
입출력간 지연 시간
Verilog를 이용한
회로 설계
• Verilog HDL의 처음 작업: module(설계의 단위)
의 정의
• Module 정의:
– Module 이름 정의
– 입출력 신호 선언 (포트선언)
– Module 내부 구조 표현
입력 신호
module and_2
출력 신호
a
b
y
내부 구조
모듈 문의 형식
module 모듈 이름(포트목록);
포트선언;
register 선언;
wire 선언;
parameter 선언;
회로기능 표현
primitive operator
assign문
function문
always문
하위 모듈 호출 등
endmodule
예제: Half Adder
게이트를 이용한 모델링 예
module H_ADD (X, Y, C, S); //모듈의 시작, 세미콜론 있는 것에 주의
input X, Y; // 입력신호
output C, S; // 출력신호
and U1 (C, X, Y); // X, Y를 AND해서 C로 출력
xor U2 (S, X, Y); // X, Y를 XOR해서 S로 출력
endmodule
// 모듈 끝, 세미콜론이 없는 것에 주의
연속 할당 문을 이용한 모델링 예
module H_ADD (X, Y, C, S);
input X, Y;
output C, S;
assign C = X & Y; // X, Y를 AND해서 C로 출력
assign S = X ^ Y; // X, Y를 XOR해서 S로 출력
endmodule
Layout의 예
• 여러 가지의 Metal이용
• 각각의 Metal 색깔로 구분
• 계산된 Wire의 두께, 또는
TR의 Size에 의하여 Metal
의 두께 결정
• Crosstalk 등 잡음에 영향을
덜 받도록 Layout하여야 함
주문형 IC (ASIC)
• ASIC :
- Application Specific Integrated Circuit
- 사용자 명세에 따르는 집적회로
- Full custom, semi custom 디자인 방식
Full Custom 설계
• Full Custom Design
– 수동 레이아웃
– 최소의 면적
– 설계기간이 길어짐
– 개발비용 증가
Analog ASIC의 경우 Full Custom에 해당
Semi Custom 설계
• Semi Custom Design
– 이미 검증된 표준 셀 라이브러리를 사용하여 설계
– Placement & Routing 은 수동 또는 자동으로 실시
– Full Custom Design에 비해 설계기간 단축
– Full Custom Design보다 작은 집적도
Digital ASIC의 경우 Semi Custom에 해당
ASIC 설계의 예: FFT
(2005년도 전자공학전공
졸업생 작품)
• 실제 제작된 Chip의 모습 (Packaging 후)
– 삼성 라이브러리 사용
– 0.35 um 공정
– VDD : 3.3 V
– Area : 12만 Cells
– 동작 주파수 : 50MHz
– I/O Pin : 208개
VLSI 신호처리
• VLSI 설계 기술과 아울러 다양한 신호처리에 대한
지식 필요
• 신호처리, 통신시스템에 대한 지식이 있을 때 보다
경쟁력 있는 칩 설계 가능
• 신호처리의 대표적 알고리즘: Fourier Transform
Fourier 변환의 핵심: 임의의
signal을 기본 signal 들을
이용하여 표현
Ex: 1차 연립방정식
① a+b+c=7
② a-b+c=5
③ a-b-c=1
Ex: 1차 연립방정식
① a+b+c=3
② a-b+c=1
③ a-b-c=-1
a 4
①+③ : 2a=8 → a=4 → c=2 b 1
c 2
② : 4-b+2=5 → b=1
①+② : 2a+2c=12 → a+c=6
a 1
①+② : 2a+2c=4 → a+c=2
b 1
①+③ : 2a=2 → a=1→c=1
c 1
② : 1-b+1=1 → b=1
연립 방정식의 다른 표현
a b c
1 1 1 7
a b c a 1 b 1 c 1 5
a b c
1 1 1 1
f1
af1 bf 2 cf3 F
f2
f3
F
←임의의 signal
임의의 함수 F를 f1 , f 2, f3세 개의 함수를 이용하여 전개. 계수 a, b, c
f1 , f 2, f3 : basis
7
5
1
1
1
f1
f1 , f 2, f3 : basis
-1
1
f2
-1
f3
구간이 4인 basis:구간이 4인
함수전개에 필요
1
1
f1
1
1
1
1
1
f3
1
1
1
-1
1
-1
1
-1
1
1
f2
1
1
1
1
f4
1
1
구간 4인 어떤 함수 F도 f1 , f 2 , f3 , f 4 이용 표현 가능
4
F an f n
n 1
N
F an f n
n 1
a1 ~ a4 : 연립방정식의 해
N large 연립방정식 불편
F a1 f1 a2 f 2 a3 f3 a4 f 4
an의 쉬운 계산방법?
0 , (i j )
fi f j dx
nonzero , i j
f i , f j : orthogonal
Orthogonality를 이용한 계수 계산
(1)
f1*f2
(
f1*f3
f1*f4
1
=
-1
)
1
f3*f4 =
f2*f3 =
x →적분=0
(f2*f4)
1
x →적분=0
-1
x →적분=0
-1
F a1 f1 a2 f 2 a3 f3 a4 f 4
a1구할 때
Ff
dx
a
f
f
dx
a
f
f
dx
a
f
f
dx
a
f
f
1 1 1 1 2 2 1 3 3 1 4 4 1 dx
a1 f1 f1dx a2 f 2 f1dx a3 f 3 f1dx a4 f 4 f1dx
0
a1 =
Ff
1
dx
1 1
f f dx
ai =
Ff
i dx
fi f i dx
a2 =
0
Ff
2
dx
f 2 f 2dx
0
ex)
Orthogonality를 이용한 계수 계산
(2)
a1:
Ff1
11
3
11
1
1
1
1
1
1
1
1
1
F a1 a2 a3 a4
5
1
1
1
1
3
1
1
1
1
-1
-5
f1f1
Ff
1 dx 11 1 5 3 8
1
f1 f1dx 1 1 1 1 4
a1
8
2
4
Periodic DT signal
2
2
1
1
1
2
0
1
1
n
6
3
-1
4
7
5
-1
주기 N=4
2
) 와 그 정수배에
DT주기신호를 기본 주파수 ( w0
N
해당하는 주파수(고조파)의 complex exponential로 표현
→ DT Fourier series
♦ 주기신호: 기본 주파수와 그 정수배에 해당하는 주파수
밖에 가질 수 없다.
Why?
주파수가 정수배인 신호들:
주기가 같다!
T0 :
T0
:
2
t
T0
0
0
T0
2
T0
T0
2
t
T0안에 신호가
정확히 포함
(T0마다 동일신호
반복)
⇒합 : T0의
주기신호
T0
:
3
0
주기=
T0
3
T0
인 신호
2
2
T
3 0
주기의 정수배도 주기이므로
주기=
T0
인 신호
3
T0
3 T0도 주기
3
T0
T0
3
T0
2 T0도 주기
2
t
정수배 아닌 주파수
포함한다면…
만일 정수배가 아닌
3
0포함한다면,
2
2
2
T0
3
T0
0
0
0
2
T
3 0
2T0
4
T
3 0
T0안에 정확히 포함 안함
T0의 주기신호 불가
주기
Fourier series (1)
DT에서 ( w0
2
)와 그 고조파로 구성된 complex exponential의 갯수=N
N
2
w0
,
N
2
2 w0
2,
N
( N 1) w0 ,
e
j 2 w0 n
e
( N 1) w0 ,
e
e
j
2
N n
N
j
2
n
N
e
j ( N 1) w0 n
j
Nw0 ,
e
e
jw0 n
j
2
2 n
N
e
j
2
( N 1) n
N
1
2
( N 1) n
N
e
j
2
n
N
Basis가 N개만 존재하므로
N 개의 basis를 이용하여 합성
Fourier series (2)
주기신호이므로 한 주기
합성하면 모든 주기가 합성된 것
DTFS
주기신호
~
N 1
x(n) ak e
j
2
kn
N
: synthesis equation
k 0
1
ak
N
N 1 ~
x(n)e
n 0
j
2
kn
N
: analysis equation
Fourier series
example
~
1
2
1주기 구간=
1
0
1
2
j 4 0n 1
e
,
1
n
1
1
j 24 kn
, k 0,1, 2,3 을 이용표현
e
2
2
x ( n)
1
1
-1
0
1
2
주기 N=4
2
j
(1) n
4
e
j n
1
j
,
1
j
1
1
e
,
1
n
(1)
1
2
j
(2) n
4
1
1
1
1
1
2
1
j
1
j
a a a a
0
1
1 1 1 2 1 3 1
0
1
j
1
j
1
j
e
n
( j ) 1
j
2
j
(3) n
4
1
3
4
1
5
6
7
n
Fourier series 계수
계산
a0 :
1
2
1 1 1 1 1 1 2 1 4
0
1
j
1 1 1 1 1 1 j 1 j 0
j
1
j
1 1 1 1 1 1 j 1 j 0
j
1
1
1 1 1 1 1 1 1 1 1 4
1
1
1
1 1 1 1 1 1 1 1 1 0
1
4 a0 (4)
a0
4
1
4
Fourier 변환
- Orthogonality 이용하여 계산 간편
- 신호의 빠르게 변하는 정도(주파수 성분의 크기) 표현
- 주기신호: Fourier series
- 비주기신호: Fourier transform
- 신호처리의 핵심
- Discrete time Fourier transform의 고속 계산 : FFT
반도체 산업
• 반도체 산업은 통신, 컴퓨터, 가전, 자동차 등 산업 전반에 걸쳐 사용
되고 고부가가치 산업
• 세계 반도체시장은 2004~2010년까지 6.4%의 연평균 성장률로 성장
할 것으로 예상되며, 2010년에는 매출액이 3180억 달러에 이를 것으
로 전망
• 아시아 태평양 지역에서의 반도체 시장은 2004년에 전년대비 25.7%
증가한 1024억 달러 규모에 달하며, 2010년에는 1666억 달러에 달할
것으로 예측
• 비메모리 반도체는 세계 반도체 시장의 80% 가량을 차지하고 있으나
한국 내에서는 D램과 플래시 메모리 등에 압도돼 상대적으로 저조
결론
• 국내에서는 전통강세인 메모리분야에서 비메모리분야로
산업비중이 확대되고 있는 추세
• 정보통신사회가 유무선 통합, 멀티미디어화, 지능화, 개인
화, 인간화의 방향으로 진화해 나아가면서 그것의 근간이
되는 반도체 기술도 시스템 기능이 하나의 칩으로 통합되
는 단일칩시스템(SOC：System-On-a-Chip)화하는 방
향으로 발전
• 반도체설계기술은 단기적인 교육으로 인력이 양성되는 것
이 아니라 체계적이고 장기적인 교육을 통하여 양성된 고
급 인력이 필요한 분야