Transcript No Slide Title

Protsessor (CPU-Central Processing Unit)
Protsessori ja mälu osa andmetöötluses
Mälu
Andmed
Sisend
Andmed &
programm
CPU
väljund
Käsud
Mälu (Memory System)
Käsud
Instructions
Andmed
Data
CPU
Juht automaat
Control Unit
ALU
Registrid
Registers
Operatsioon automaat (Datapath)
Sisend/väljund (Input/output)
7/17/2015
T. Evartson
1
7/17/2015
T. Evartson
2
Kõrgtaseme keel-assembler-masinkood
Kõrgtaseme keel
High-level language
If n<100 then a:= b
else v[i]:=k[j-1]
end;
Assembler keel
Assembly language
ADD a,b,c
MOV d, M
XOR c,d
Masinkood
Binary machine
language
00110111001110
11000110010100
11110100000101
11110000011100
7/17/2015
T. Evartson
3
Andmevahetus mäluga
Aadress
Andmed &
programm
Andmed
Lug./kirj.
Mälu
Mälu aadressi ja
andmete registrid
Aadress
Mälu aadressi
register (MAR)
Käsk 1
Käsk 2
Käsk 3
Mälu
Andmed
Andmed
7/17/2015
Mälu puhver
register (MBR)
T. Evartson
4
Käsuloendur Program Countrer, Instruction Pointer
Mälu
Järjestikuste käskude lugemine
käsuloenduri (PC) aadressi järgi
Aadress
Käsk 1
Käsuloendur (PC)
Käsk 2
Inc. (+1)
Käsk 3
Andmed
7/17/2015
T. Evartson
5
Käsu register ja käsu dekodeerimine
Käsuregister (IR)
Käsukood
Aadress/Operand
Dekooder
OR
7/17/2015
ADD
MUL
T. Evartson
6
Käsu täitmise juhtimine
Mälu aadressi
register (MAR)
Käsuloendur (PC)
Mälu
Inc. (+1)
IR
Käsukood
Aadress
Käsu
dekooder
Mälu puhver
register (MBR)
Andmed
Aadressid
Juhtautomaat
(CU)
7/17/2015
Juhtsignaalid
T. Evartson
7
Operatsioonautomaat
Operatsioonautomaat - vahetu andmete teisendaja (Data path)
Andmed
mälust ja
I/O seadmetest
Registermälu
Register 1
Register 2
Register 3
Register n
Operand 1
Operand 2
Resultaat
ALU
Lippude register (Flags)
7/17/2015
T. Evartson
8
Mälujaotus ilma siirdekäskude ja vahetute operandide, ning
otsese adresseerimiseta
Käsk1
Käsuloendur
Käsk2
Käsk 3
Käsk4
Käsk 5
7/17/2015
T. Evartson
9
Protsesor ilma vahetute operandide ja siirde käskudeta
Mälu aadressi
register (MAR)
Käsuloendur (PC)
Inc. (+1)
Mälu
Käsuregister(IR)
Käsukood
Aadress
Mälu puhver
register (MBR)
Andmeregistrid
(registermälu)
Käsu
dekooder
ALU
Juhtautomaat
(CU)
Andmed
7/17/2015
Aadressid
Juhtsignaalid
Juhtimine
T. Evartson
Lippude register
10
Käsu täitmise tsükkel ( von Neumanni tsükkel)
Fetch – Decode – Execute Cycle
Käsukoodi
laadimine
(Fetch)
Käsuloenduri
modifitseerimine
PC: =PC +1
Käsu täitmine
Käsukoodi
dekodeerimine
7/17/2015
T. Evartson
11
PC
M
Käsukoodi laadimine
(Instruction fetch)
PC + 1
M
IR
Käsukoodi dekodeerimine
...
.
.
.
7/17/2015
.
.
.
.
.
.
T. Evartson
Käsu täitmine
(instruction execute)
12
Mälu jaotus siirdekäskudega programmiga
Käsk1
Käsuloendur
Käsk2 Siirdekäsk (Branch)
Järgmise käsu aadress
Käsk3
Andmed
Käsk1a
Käsk2a
7/17/2015
T. Evartson
13
Siirdekäsud protsessoris
Mälu aadressi
register (MAR)
Käsuloendur (PC)
Järgmise
käsu
aadress
Inc. (+1)
Mälu
Käsuregister(IR)
Käsukood
Aadress
Mälu puhver
register (MBR)
Andmeregistrid
(registérmälu)
Käsu
dekooder
ALU
Juhtautomaat
(CU)
Juhtsignaalid
Siirde (Branch) tingimus
7/17/2015
T. Evartson
Lippude register
14
PC
M
Käsukoodi laadimine
(Instruction fetch)
PC + 1
M
IR
Käsukoodi dekodeerimine
Siirdekäsk
...
1
Tingimus
PC M
Uus
7/17/2015
0
.
.
.
Käsu täitmine
(instruction execute)
PC + 1
PC
T. Evartson
15
Mälu jaotus operandi otsese adresserimisega käsu koral
Käsk1
Käsuloendur
Käsk2
Operandi aadress
Käsk3
Andmed
Operand
Käsk n
7/17/2015
T. Evartson
16
Käsukoodiga antakse koos operandi aadress
Mälu aadressi
register (MAR)
Käsuloendur (PC)
Inc. (+1)
Operandi
aadress
Mälu
Käsuregister(IR)
Käsukood
Operandi
aadress
Mälu puhver
register (MBR)
Andmeregistrid
(registérmälu)
Käsu
dekooder
ALU
Juhtautomaat
(CU)
Juhtsignaalid
Siirde (Branch) tingimus
7/17/2015
T. Evartson
Lippude register
17
PC
M
Käsukoodi laadimine
(Instruction fetch)
PC + 1
M
IR
Käsukoodi dekodeerimine
Otsese
adresseerimisega
käsk
...
PC
M
M
IR
PC + 1
...
7/17/2015
...
.
.
.
T. Evartson
Käsu täitmine
(instruction execute)
18
Mälu jaotus vahetu operandiga käskude korral
Käsk1
Käsuloendur
Käsk2
Operand
Käsk3
Käsk4
Käsk n
7/17/2015
T. Evartson
19
Vahetu operandiga käsud
Mälu aadressi
register (MAR)
Käsuloendur (PC)
Inc. (+1)
Mälu
Käsuregister(IR)
Käsukood
Käsu
dekooder
Operand
(Aadress)
Mälu puhver
register (MBR)
Andmeregistrid
(registérmälu)
Operand
ALU
Juhtautomaat
(CU)
Juhtsignaalid
Siirde (Branch) tingimus
7/17/2015
T. Evartson
Lippude register
20
PC
M
Käsukoodi laadimine
(Instruction fetch)
PC + 1
M
IR
Käsukoodi dekodeerimine
Vahetu
operandiga
käsk
...
PC
M
M
IR
...
PC + 1
...
7/17/2015
T. Evartson
.
.
.
Käsu täitmine
(instruction execute)
21
Protsessori üldstruktuur
Mälu aadressi
register (MAR)
Käsuloendur (PC)
Järgmise
käsu
aadress
Inc. (+1)
Operandi
aadress
Mälu
Käsuregister(IR)
Käsukood
Käsu
dekooder
Operand
(Aadress)
Mälu puhver
register (MBR)
Andmeregistrid
(registérmälu)
Operand
ALU
Juhtautomaat
(CU)
Juhtsignaalid
Siirde (Branch) tingimus
7/17/2015
T. Evartson
Lippude register
22
7/17/2015
T. Evartson
23
7/17/2015
T. Evartson
24
Jäiga loogikaga juhtautomaat Hard Wired
Juhtautomaat (CU)
Milline käsk
täidetakse
Juhtsignaalid
protsessori
eri osadele
Tagaiside protsessori
eri osadest
7/17/2015
T. Evartson
25
Kombinarsioonskeemid (Combinational Circuits)
x1
y = f (x1,x2,… xn)
x2
y
Teades sisendite loogilisi väärtusi
antud ajahetkel saame vastava Boole`i
funktsiooni kaudu arvutada väljundi
väärtuse. Puudub sõltuvus eelmistest
sisendite väärtustest.
Boole`i
funktsioon
xn
Järjestikskeemid (Sequential Circuits)
Selleks, et määrata väljundi väärtust
antud ajahetkel on vaja teada sisendite
väärtusi antud ajahetkel ja olekut mis
sõltub eelmistest sisendite väärtustest.
Taktsisendi t kaudu määratakse millal
toimub üleminek ühest olekust teise.
x1
x2
y
Boole`i
funktsioon +
olek
xn
x1
xn
t
y
Väljund
funktsioon
Ülemineku
funktsioon
am
Uus olek
as
Vana olek
Mälu
t
7/17/2015
T. Evartson
26
Mealy automaadi struktuur
Yj
Yj=fv(as,Xi)
Xi
am=fü(as,Xi)
Praeguse
oleku
kood
as
Ergutus
mis viib
olekusse
am
Mälu
t
7/17/2015
T. Evartson
27
Algus
a1
1
0
Start
y1
a2
1
0
x
y1, y3
y2
a3
y2
a1
Lõpp
start/-
start/y1
a1
x/y2
-/y2
a1
a1
x/y1, y3
7/17/2015
T. Evartson
28
Moore automaadi struktuur
Yj
Yj=fv(as,Xi)
Xi
am=fü(as,Xi)
Ergutus
mis viib
olekusse
am
Praeguse
oleku
kood
as
Mälu
t
7/17/2015
T. Evartson
29
Algus
a1
y1
a2
1
a4
0
x
y1
a3
y2
a1
Lõpp
a1
x
a4
y1
x
a2
y1
a3
y2
x
x
7/17/2015
T. Evartson
30
Tingimused {X}
Käsuregister
Aadressi generaator
t
Aadressi register
Püsimälu
(mikroprogrammi mälu)
Tingimuse
valik
Järgmise sõna
aadress
Juhtsignaalid {Y}
7/17/2015
T. Evartson
31
7/17/2015
T. Evartson
32
7/17/2015
T. Evartson
33
1
a3
Algus
a1
y1
a2
0
x
y2
a4
y3
a1
Lõpp
00
a1
x
a4
y3
a2
y1
01
11
a3
y2
x
10
7/17/2015
T. Evartson
34
Rt
Püsimälu
TT
R
a1
c
D
c
D
0
0
1
1
a1 1
0
1
0
0
TT
R
a0
Aadress
A1
0
1
0
1
a0 1
1
1
0
0
Tingimused
Aadress {X} Väljundid
A2
{Y}
a1 1
1
-
a0 1
0
-
x`
0
1
0
0
y1
0
1
0
0
y2
0
0
1
0
Aadress
y3
0
0
0
1
Olek
a1
a2
a3
a4
y3
0
y2
1
y1
s
0
1
s
&
x
7/17/2015
T. Evartson
35
Mikroprogrammeeritav juhtautomaat
Käsukood
Aadress/Operand
Käsuregister (IR)
INC.(+1)
Mikrokäsuloendur
CLK
Aadress
Mikroprogrammi mälu
(tavaliselt püsimälu)
Andmed
Järgmise
käsu
aadress
Laadimine/ Tingimuse
valik
inc
Protsessori
juhtimine
Protsessorisse
teistesse
komponentidesse
MUX
7/17/2015
T. Evartson
Tingimused protsessorist
36
A:=E
B:=E
C:=E
D:=E
A
B
C
D
TMP1:=A
TMP1:=B
TMP1:=C
TMP1:=D
Laadida
TMP1
TMP1
TMP2
V
Lipud
TMP2:=A
TMP2:=B
TMP2:=C
TMP2:=D
Laadida
TMP2
P
{AND, OR, SHL1,
SHR1, +, INC, DEC, ...}
ALU
Y
E
7/17/2015
T. Evartson
Laadida E
37
C:=0
D:=0
1
B(0)=0
0
C:=C+A
C:=R1(C)
B:=R1(B)
D:=D+1
0
7/17/2015
D=4
T. Evartson
1
38
PC
M
Käsukoodi laadimine
(Instruction fetch)
PC + 1
M
IR
Käsukoodi dekodeerimine
ADD A,B,C
...
MUL A,B,C
TMP1:=A
Laadida TMP1
ALU : const =0
Laadida E
TMP2:=B
Laadida TMP2
C:=E
ALU : liitmine
Laadida E
ALU : const =0
Laadida E
C := E
D := E
.
.
.
7/17/2015
T. Evartson
39
RISC ja CISC protsessorite erinevus
CISC - Complex Instruction Set Computer
ISA (Instruction Set Architecture Level)
Mikroprogramm
Microprogram control
Hardware
RISC - Reduced Instruction Set Computer
ISA (Instruction Set Architecture Level)
Hardware
7/17/2015
T. Evartson
40
7/17/2015
T. Evartson
41
RISC protsessori projekteerimise põhimõtted
 suhetliselt vähe käske (eelistatavalt alla 100) ja vältida
tuleb keerulisi käske
 vähe adresseerimise viise (eelistatavalt üks või kaks)
 vähe erinevaid käsu formaate (eelistatavalt üks või kaks),
et kiiredada dekodeerimist
 kõik käsud tuleb täita otse riistvaras ühe taktiga, ilma
mikroprogrammita
 maksimaalne käskude täitmise kiirus, mis viib
paralleelsuseni
 ainult LOAD ja STORE käsud pöörduvad mälu poole
 võimas register mälu (ulatudes32 kuni 132-ni), et
võimalikult palju oleks register-register tüüpi käske ja
vähe pöördumisi mälu poole
 jäiga loogikaga (hardwired) juhtautomaat, mis võib ka
tehnoloogia arenedes asenduda mikroprogrammeeritavaga
 efektiivne andmevahetus alamprogrammidega
 effektiivne käskude järjekorra juhtimine (siirded ja
alamprogrammid)
7/17/2015
T. Evartson
42
7/17/2015
T. Evartson
43
IF Instruction Fetch (Käsu laadimine)+Instruction Decode
OF Operand Fetch (Operandi laadimine)
OE Operand Execute ( Operatsioni täitmine ALU-s)
OS Operand Store ( Resutaadi salvestamine)
Konveier I Pipeline
Programmi täitmine ilma konveierita
1. käsk
IF
OF
OE
2. käsk
OS
IF
OF
OE
OS
IF
Takt 7
Takt 8
Konveieriga programmi täitmine (Pipeline)
Käsk
1
Takt 1
Takt 2
Takt 3
Takt 4
IF
OF
OE
OS
IF
OF
OE
OS
IF
OF
OE
OS
IF
OF
OE
OS
IF
OF
OE
2
3
4
5
7/17/2015
Takt 5 Takt 6
T. Evartson
OS
44
Käsk 1
Käsk 2
IFU
Reg.
IR
A
IFU
B
Käsk 3
IR
Reg.
A
IFU
Reg.
B
IR
A
B
C
ALU
C
ALU
C
ALU
IFU
IR
IFU
IR
IFU
IR
Reg.
A
C
B
ALU
IFU
Reg.
ALU
IFU
IR
Reg.
C
7/17/2015
A
ALU
B
Reg.
Reg.
A
B
IR
Reg.
C
A
ALU
T. Evartson
B
ALU
IR
A
C
ALU
IFU
A
IFU
IR
C
B
C
ALU
IFU
B
C
A
C
IR
A
Reg.
Reg.
ALU
IFU
B
Reg.
C
B
IR
A
B
ALU
45
Siirdekäsu mõju konveieri tööle
i-1
i
IF
OF
OE
OS
BRA to n
IF
OF
OE
OS
IF
OF
OE
OS
IF
OF
OE
OS
IF
OF
OE
OS
IF
OF
OE
i+1
i+2
BUBBLE
n
ń+1
7/17/2015
T. Evartson
OS
46
Viivitusega siire programmis ( Delayed Branch)
i-1
i
IF
OF
OE
OS
BRA to n
IF
OF
OE
OS
IF
OF
OE
OS
IF
OF
OE
OS
IF
OF
OE
OS
IF
OF
OE
i+1
i+2
n
ń+1
7/17/2015
Uue aadressi arvutamine
toimub käsu täitmise ajal
Käsk täidetakse väljaspool
järekorda
T. Evartson
OS
47
Andmete sõltuvus ja konveier
IF
ADD A,B,C
OF
Get A,B
OE
A+B
IF
SUB C,B,D
OS
C:=A+B
OF
Get C,B
BUBBLE
OE
C-B
OS
D:=C-B
Andmete edastus otse
IF
ADD A,B,C
OF
Get A,B
OE
A+B
OS
C:=A+B
C
IF
SUB C,B,D
7/17/2015
OF
Get C,B
OE
C-B
T. Evartson
OS
D:=C-B
48
Laadimise käsu mõju konveierile
Käsk
1
2
3
Takt Takt
1
2
IF
OF
IF
Takt Takt Takt Takt Takt Takt
3
4
5
6
7
8
OE
OS
OF
Tühjad taktid IF
4
7/17/2015
T. Evartson
OE
OS
OF
OE
OS
IF
OF
OE
OS
49
Hargnemiste ennustamine I ( Branch Prediction)
a
Ei ole siirdekäsk
not Branch Inst
Siire toimub
Branch taken
pc
1-p b
1-p c
pt
c
pb
d
Siirdekäsk
Branch Inst.
1-p t
pc
1-p c
b
ÕIGE
Siiret eeldati ja tuli
Predict taken
branch taken
VALE
Siiret ei eeldatud
siire tuli
Predict not taken
branch taken
ÕIGE
Siiret ei eeldatud
ja ei tulnud
Predict not taken
branch not taken
VALE
Siiret eeldati aga
siiret ei tulnud
Predict taken
branch not taken
C ave = a(pt pc)+b(1-pt)(1-pc)+
+c pt(1-pc)+d(1-pt)pc
7/17/2015
T. Evartson
50
Hargnemiste ennustamine II
Strateegiad :
1.
Fikseeritud hargnemiste ennustamine Fixed Branch Prediction
2.
Staatiline hargnemiste ennustamine Static Branch Prediction
3.
Dünaamiline hargnemiste ennustamine Dynamic Branch Prediction
Hargnemist
ei tulnud
00
Ennustus:
hargnemist ei
tule
Hargnemine
Hargnemist ei tulnud
Hargnemist
ei tulnud
Hargnemine
Hargnemine
10
Ennustus:
hargnemine
Hargnemist ei tulnud
Hargnemine
Ennustus
b1
7/17/2015
01
Ennustus:
hargnemist ei
tule
11
Ennustus:
hargnemine
Hargnemine
b2
T. Evartson
51
a) Säilitatakse kaks ennustuse bitti igale hargnemise käsule. Töötab kui aadress kuhu
juhtimine läheb on käsukoodi juures.
b) Kui hargnemise koha aadress selgub alles käsu täitmise ajal eeldatakse, et hargnemine
toimub sina kuhu eelmisel korral. Ilma selle aadressita ei saaks käivitada konveierit
sellest harust.
7/17/2015
T. Evartson
52
Ennustuse
Kehtivuse Siirdekäsu bitid
aadress
bit
b1 b2
.
.
.
7/17/2015
Kehtivuse Siirdekäsu
aadress
bit
.
.
.
T. Evartson
Siirde Ennustuse
bitid
aadress
b1 b2
.
.
.
53
SISD - Single Instruction Single Data-stream
Käsu taseme paralleelsus Instruction-Level Parallelism
Konveier Pipeline
S1
Käsu
laadimine
S1
S2
S3
S4
S5
S2
Käsu
dekodeerimine
1
S3
Operandide
laadimine
S4
Käsu
täitmine
2
3
4
5
1
2
3
4
5
1
2
3
4
1
2
3
1
2
S5
Resultadi
salvestamine
Aeg
7/17/2015
T. Evartson
54
Protsessori töö kiirendamine
Super konveieriga protsessor. (Superpipelined Processor)
Käsk
Takt
1
Takt
2
Takt
3
Takt
4
IF
OF
OE
OS
IF
OF
OE
OS
IF
OF
OE
1
2
3
Käsk
1
2
3
4
5
Takt
1
IF
1
Takt
2
Takt
3
Takt
5
Takt
4
Takt
6
OS
Takt
5
Takt
6
IF
2
OF
1
OF
2
OE
1
OE
2
OS
1
OS
2
IF
1
IF
2
OF
1
OF
2
OE
1
OE
2
OS
1
OS
2
IF
1
IF
2
OF
1
OF
2
OE
1
OE
2
OS
1
OS
2
IF
1
IF
2
OF
1
OF
2
OE
1
OE
2
OS
1
OS
2
IF
1
IF
2
OF
1
OF
2
OE
1
OE
2
OS
1
OS
2
Väga pika käsuga arhitektuur. (Very Long Instruction Word Architecture -VLIW )
7/17/2015
T. Evartson
55
Protsessori töö kiirendamine
Superskalaarne arhitektuur Superscalar Architestures.
Käsu
laadimine
Käsu
dekodeerimine
Operandide
laadimine
Käsu
täitmine
Resultadi
salvestamine
Käsu
dekodeerimine
Operandide
laadimine
Käsu
täitmine
Resultadi
salvestamine
Operatsioon
täisarvuga
Operatsioon
täisarvuga
Käsu
dekodeerimine
Käsu
laadimine
Operandide
laadimine
Operatsioon
ujukoma
arvuga
Resultadi
salvestamine
Operatsioon
ujukoma
arvuga
Spekulatiivne täitmine. (Speculative Execution)
Data Speculation(Read-After-Write,
Write-After-Read, Write-After-Write)
Control Speculation
7/17/2015
T. Evartson
56
Protsessori töö kiirendamine
SIMD - Single Instruction Multiple Data-stream Architecture
x4
x3
x2
x1
y4
y3
y2
y1
op
op
op
op
x4 op y4
x3 op y3
x2 op y2
x1 op y1
I
7/17/2015
T. Evartson
57
Paralleelarvutid Parallel Computer Architectures
Pp
Ps
Ps
Pp
Pp
Pp
Pp
Lõpp
Pp
T
f
Järjestik
osa
.
.
.
1-f
Paralleliseeritav
osa
Üks CPU
aktiivne
f
Kiirus
fT
n CPU-d
aktiivsed
1-f
(1-f)T/n
CPU-de arv
7/17/2015
T. Evartson
58
Klassifikatsioon (Flynn´s taxonomy)
Arvutid
SISD
Konveier
Pipeline
Mitme
ALU-ga
Superscalar
Architecture
SIMD
MIMD
Vektor
protsessor
Vector
Processor
Konveier
protsessorid
Pipeline
Processors
Maatriks
protsessor
Array
Processor
Multiprotsessor
Multiprocessors
UMA
Uniform
Memory
Acess
Bus
Multiarvuti
Multicomputers
COMA
Cashe Only
Memory
Acess
Switched
NUMA
NonUniform
Memory
Acess
CC-NUMA NC-NUMA
Shared memory
7/17/2015
MISD
T. Evartson
MPP
Massively
Parallel
Processors
Võrk
Grid
NOW
Network of
Worksations
Hüperkuup
Hypercube
Message passing
59
SIMD - Single Instruction Multiple Data-stream
Protsessori tasandi parlleelsus Processor-Level Parallelism
Maatriksprotsessor Array Processor
Juhtautomaat
Control Unit
Mälu
Mälu
Mälu
Mälu
Protsessor
Protsessor
Protsessor
Protsessor
Mälu
Mälu
Mälu
Mälu
Protsessor
Protsessor
Protsessor
Protsessor
Mälu
Mälu
Mälu
Mälu
Protsessor
Protsessor
Protsessor
Protsessor
Mälu
Mälu
Mälu
Mälu
Protsessor
Protsessor
Protsessor
Protsessor
Vektorprotsessor Vector Processor
Sisendvektorid
ALU
ALU
ALU
7/17/2015
T. Evartson
Vektor ALU
60
MISD – Multi Instruction Single Data
Mälu
CU 1
Data
Protsessor 1
7/17/2015
CU 2
...
CU n
Instructions
Protsessor 1
...
T. Evartson
Data
Protsessor 1
61
MIMD- Multiple Instruction Multiple Data-stream
Multiprotsessor- Multiarvuti
Multiprotsessor Multiprocessor
CPU
CPU
CPU
CPU
Mälu
CPU
CPU
CPU
CPU
Multiarvuti Multicomputer
Mälu
CPU
Mälu
CPU
7/17/2015
Mälu
Mälu
CPU
CPU
Messagepassing
interconnection
network
CPU
CPU
Mälu
Mälu
T. Evartson
CPU
Mälu
CPU
Mälu
62
7/17/2015
T. Evartson
63
Probleemid:
1. Mälu.
2. Paraleliseeritavus.
3. Energia tarve.
7/17/2015
T. Evartson
64
Tuumade
arv
1
2
single-core
dual-core
3
4
tri-core
quad-core
5
6
penta-core
hexa-core
7
8
hepta-core
octa-core
9
10
nona-core
deca-core
12
dodecacore
7/17/2015
Nimetus
T. Evartson
Näited
AMD
Phenom
II X2,
Intel
Core
Duo
AMD
Phenom
X4, Intel
Core
i5 750,
760,
750s
AMD
Phenom
X6, Intel
i7
Extreme
Edition
980X
Intel
Xeon E72820,
AMD FX8350
Intel
Xeon E72850
65
Message-Passing Multicomputers
MPPs - Massively Parallel Processors
CPU
...
CPU
Mälu
CPU
...
CPU
Mälu
Disk
I/O
Communucation
Processor
Disk
I/O
Communucation
Processor
High-prformance interconnection network
NOW - Network of Workstations
COW - Cluster of Workstations
Computer
Computer
Packet
Packet
7/17/2015
Computer
T. Evartson
66