Transcript به نام خدا موضوع سمینار درس کوانتوم الکترونیک : تحقیق ، بررس ی و مطالعه کوانتومی ترانزیستورهای مبتنی بر نانولوله های کربنی( )CNT استاد : دکتر شهرام محمدنژاد تاریخ.

‫به نام خدا‬
‫موضوع سمینار درس کوانتوم الک ترونیک‪:‬‬
‫تحقیق‪ ،‬بررسی و مطالعه کوانتومی ترانزیستورهای مبتنی بر نانولوله های کربنی(‪)CNT‬‬
‫استاد‪ :‬دک تر شهرام محمدنژاد‬
‫تاریخ ارائه‪92/9/26 :‬‬
‫مقدمه‬
‫نوع ‪n‬‬
‫انواع طراحی ترانزیستورهای ‪CNT‬‬
‫دو قطبی‬
‫نوع ‪p‬‬
‫‪D‬‬
‫‪CNTFET‬ها‬
‫‪ -1‬گیت باال‪:‬‬
‫‪ -2‬گیت پایین‪:‬‬
‫‪2‬‬
‫‪G‬‬
‫‪S‬‬
‫‪‬‬
‫مقدمه ای بر ‪CNT‬‬
‫تک دیواره ای‬
‫انواع ‪CNT‬ها‪:‬‬
‫چند دیواره ای‬
‫دالیل استفاده از کربن نانو تیوب‪:‬‬
‫‪ d = 0.4nm - 10nm‬برای‬
‫‪ CNT‬تک جداره‬
‫مشخصات عمومی یک ‪:CNT‬‬
‫‪3‬‬
‫‪ -1‬استحکام فوق العاده پیوند کربن‪-‬کربن‬
‫‪ -2‬وجود تحدید کوانتومی بعلت کوچک بودن شعاع کربن نانوتیوب‬
‫‪ -3‬دسترسی به الک ترون های ‪ p‬در ساختار گرافیتی‬
‫‪0.338 nm‬‬
‫مقدمه ای بر ‪CNT‬‬
‫تقسیم بندی کربن نانوتیوب ها براساس بردار کایرال‪:‬‬
‫معموال ‪ %60-33‬از ‪CNT‬ها‬
‫تشکیل می دهد‬
‫بردار کایرال ‪C = na1 + ma2 ‬‬
‫زاویه کایرال نسبت به محور زیگزاگ ‪ ‬‬
‫‪metallic‬‬
‫‪semiconducting‬‬
‫‪Eg/2‬‬
‫‪4‬‬
‫‪(5,5) metallic‬‬
‫‪(5,0) semiconducting‬‬
‫‪2aCC‬‬
‫‪0.8‬‬
‫‪‬‬
‫‪eV‬‬
‫‪d‬‬
‫)‪d (nm‬‬
‫‪Eg ‬‬
‫تاریخچه‬
‫‪Tans‬در سال ‪1998‬اولین ‪ CNTFET‬را طراحی کرد ‪:‬‬
‫استفاده از ‪ SWCNT‬برای کانال‬
‫بکارگیری ‪ Platinum‬در اتصاالت‬
‫گیت زیرین از جنس )‪Silicon(Si‬‬
‫مزیت ‪ :‬رسانندگی در این طراحی ‪ 5‬برابر شده‪.‬‬
‫عیب ‪ :‬ضخامت الیه اکسید زیاد است‪.‬‬
‫نوع ‪ P‬یک‪CNTFET‬‬
‫با تکنیک طراحی ‪Tans‬‬
‫‪5‬‬
‫مشخصه ‪I-V‬‬
‫تاریخچه‬
‫‪ Bachthold‬در سال ‪: 2001‬‬
‫‪n-type‬‬
‫‪FET‬‬
‫استفاده از گیت ‪ Al‬بجای گیت ‪Si‬‬
‫نازک نمودن الیه اکسید با بکارگیری الیه‬
‫‪Al2O3‬‬
‫اتصاالت از جنس طال(‪)AU‬‬
‫‪Enhanced‬‬‫‪mode p-type‬‬
‫‪FET‬‬
‫جنس اکسید از ‪TiO2‬‬
‫تغییر رفتار ترانزیستور از نوع ‪p‬‬
‫به نوع ‪ n‬با تغییر بایاس گیت‬
‫‪Bottom-gate without top oxide‬‬
‫‪Bottom-gate with top oxide‬‬
‫‪Top-gate with top oxide‬‬
‫‪6‬‬
‫‪Yang :‬در سال ‪2006‬‬
‫ساخت‬
‫مراحل ساخت‪:‬‬
‫‪ -1‬ویفر سیلیکونی دوپه شده تبهگنی با ‪ 200nm‬سیلیکون دی اکسید با رشد حرارتی( این ویفرها می توانند یا با اکسید‬
‫خریده شوند یا می توان در کوره های ‪ MOS‬رشدشان داد‪.‬‬
‫‪ -2‬زدایش ‪ 700nm‬در ویفر برای اتصال حفرههای گیت زیر و مسیرهای سطح ‪ .‬در این طراحی از ‪ 5x g-line steper‬و‬
‫‪ Shipley 1813 photoresist‬بدون برگشت تصویر استفاده می شود‪.‬‬
‫‪ -3‬بعد از زدایش معموال الودگی های سطحی بوجود می اید که پالسمای مورد نیاز برای زدایش باعث بسپارش فوتورزیست‬
‫شده و توده های بزرگی را بر روی سطح الیه نشانی می کند‪ ،‬که برای حذف ان از پاک کننده استاندارد ‪ MOS‬سطح که‬
‫ابتدا از شتشوگر 𝐻𝑂 ‪ 𝑁𝐻3‬و ‪ 𝐻2 𝑂2‬و به دنبال ان از یک شوینده ‪ 𝐻2 𝑂2‬و 𝐼𝐶𝐻 استفاده می شود و از یک مقدار کمی‬
‫𝐹𝐻 در انتها بکار گرفته می شود‪.‬‬
‫‪ -4‬بمنظور جلوگیری از ذوب شدن نانوتیوب از روش رشد ‪flying-catalist‬با گرمایش سریع استفاده می شود‪ .‬کاتالیست از‬
‫روش ‪ 5x stepper‬و از فوتورزیست ‪ Shipley 1805‬بدون برگشت تصویر بدست می اید‪.‬‬
‫‪ -5‬رشد نانوتیوب با استفاده از کاتالیست رشده داده شده‪.‬‬
‫سیلیکون گیت پایین‬
‫با تزریق تبهگنی‬
‫ارتباط الک تریکی با‬
‫نانوتیوب از ‪Palladium‬‬
‫‪ 200nm‬الیه‬
‫سیلیکون دی اکسید‬
‫کاتالیست‬
‫‪7‬‬
‫‪CNT‬‬
‫مثالی از یک ‪CNTFET‬‬
‫پدهای ارتباطی‬
‫برای نانوتیوب‬
‫ساخت‬
‫تصویر ‪ AFM‬از یک ترانزیستور کربن نانوتیوب از نوع ‪.Back-gate‬‬
‫‪8‬‬
‫ساخت‬
20nm ‫ با طول کانال کمتر از‬CNTFET ‫مراحل ساخت یک‬
Seidel et al., Nano Letters, vol. 5, no. 1, pp. 147-150, 2005
9
‫ساخت‬
‫انواع روشهای ساخت ترانزیستور نانولوله ای نوع ‪( n‬توسط ‪ Derycke‬در سال ‪:)2001‬‬
‫‪ o‬گداختگی(‪)Annealing‬‬
‫‪ o‬افزایش ناخالصی(‪)Doping‬‬
‫در این روش ساخت نانولوله در دمای ‪450C°‬در فضای نیتروژن گرم می شود تا اکسیژنهای جذب شده توسط نانولوله از ان خارج شده و از نوع‬
‫‪ p‬به نوع ‪ n‬تبدیل شود که به دلیل افزایش سطح فرمی این تبدیل رخ می دهد‪ .‬همچنین این تبدیل یک تبدیل برگشت پذیر است و نانولوله می‬
‫تواند با گرفتن اکسیژن به نوع ‪ p‬برگردد‪.‬‬
‫گداختگی‪:‬‬
‫با توجه به شکل زیر نمودارهای مشکی رنگ نشان دهنده رابطه جریان درین و ولتاژ گیت‪ -‬سورس برای نوع ‪ p‬است‬
‫و حفره ها فقط در 𝐺𝑉 کمتر از صفر باعث ایجاد جریان شده و ترانزیستور وصل می باشد‪ .‬با گداخته شدن در فضای‬
‫خالء ترانزیستور مورد نظر به نوع ‪ n‬تبدیل شده که بیانگر این است که فقط الک ترون ها در این حالت عامل هدایت‬
‫می باشند‪ .‬نمودارهای ابی رنگ بیانگر حالتی مابین نوع ‪ n,p‬است که در این حالت هم الک ترون ها و هم حفره ها‬
‫می توانند به عنوان حامل استفاده شوند که در این حالت به ترانزیستورهای نانولوله ای کربنی دوقطبی نامیده میشوند‪.‬‬
‫‪10‬‬
‫ساخت‬
‫افزایش ناخالصی‪:‬‬
‫در این روش از یک اتم بخشنده پتاسیم استفاده می شود و این افزایش ناخالصی باعث افزایش الک ترون های روی‬
‫سطح نانو لوله می گردد که در این حالت عکس عمل گداختگی دیگر ارتفاع سد شاتکی با گداختگی برای االک ترون‬
‫ها کاهش نمی یابد بلکه عرض سد پتانسیل کاهش می یابد و باعث تونل زنی از میان سد خواهد شد‪ .‬نمودارهای‬
‫انرژی برای حالت های تزریق ‪ N‬و تزریق زیاد ‪ N‬در شکل زیر نشان داده شده‪ .‬بعلت نوع پروسه ساخت دیگر حالت‬
‫دوقطبی وجود نخواهد داشت‪.‬‬
‫تفاوتهای روش ناخالصی با گداختگی‪:‬‬
‫‪ -1‬در پتاسیم دوپینگ شده به نانو لوله ولتاژ استانه 𝑻𝑽 به سمت ولتاژ منفی‬
‫میل می کند‪.‬‬
‫‪ -2‬نبود مرحله میانی در روش افزایش ناخالصی‬
‫ترانزیستورهای نوع ‪: P‬‬
‫‪11‬‬
‫نانو لوله های کربنی به صورت طبیعی هنگامیکه در معرض هوا قرار می گیرند از نوع ‪p‬‬
‫می باشند و این بدان علت است که با ترکیب اکسیژن هوا سطح انرژی فرمی در حل تماس‬
‫به نزدیکی باند واالنس شیفت می کند که در نتیجه حفره ها سد کوچک تری نسبت به‬
‫الک ترون ها در مقابلشان می بینند‪.‬‬
‫کاربرد‪ :‬ساخت گیت ‪ NOT‬با ‪CNTFET‬ها‬
‫‪ Derycke‬و همکاران در سال ‪ 2001‬اولین اینورتر شبه ‪ CMOS‬را با استفاده از یک ‪ CNTFET‬نوع ‪ n‬و یک‬
‫نوع ‪ p‬مطابق شکل زیر ساختند‪ .‬درقسمت فوقانی ساختار یک نانولوله کربنی تک جداره ای روی الک ترود های‬
‫طالی ی گذاشته شده است‪.‬‬
‫مراحل ساخت‪:‬‬
‫‪ (a‬ابتدا ماسفت را در حالت خالء گداخته‬
‫کرده تا اکسیژن از ‪ CNT‬ساختار جدا‬
‫شود‪.‬‬
‫‪ (b‬غشائ پلیمری ‪ PMMA‬را بمنظور‬
‫جلوگیری از ترکیب دوباره با اکسیژن بر روی‬
‫ساختار کشیده می شود‬
‫‪ (c‬سپس پنجره ای را در ‪ PMMA‬با‬
‫استفاده از لیتوگرافی بمنظور برخورد‬
‫مستقیم ماسفت با اکسیژن برای ایجاد نوع‬
‫‪ P‬بوجود می اوریم‪.‬‬
‫‪12‬‬
‫کاربرد‪ :‬طراحی مدارات منطقی با ترانزیستورهای ‪Bachthold‬‬
‫‪13‬‬
‫ترانزیستور نانولوله ای دوگیتی‬
‫در این طراحی‪ ،‬گیت ورودی گیت ‪ Al‬است که میدان های الک تریکی در طول ‪ B‬از نانولوله را که در شکل زیر نشان داده شده را کنترل کرده و عمل‬
‫سوئیچینگ را انجام می دهد‪ .‬در حالی که سدهای شاتکی بین فلز و نانولوله توسط گیت سیلیسیومی کنترل می شود‪ .‬میدان های ایجاد شده توسط گیت‬
‫‪ Al‬روی سدهای شاتکی در محل تماس نانولوله و فلز تاثیر نمی گذارد‪ .‬در این طراحی برای حذف خاصیت دوقطبی ترانزیستور از اثرات الک ترواستاتیکی‬
‫استفاده می شود تا یک ترانزیستور با قطبیت تنظیم پذیر بدست اید‪ .‬خاصیت دوقطبی هنگامی ایجاد می شود که ولتاژ گیت ها با هم برابر باشند(‬
‫𝐢𝐬‪ )𝐕𝐠𝐬−𝐀𝐥 = 𝐕𝐠𝐬−‬که در شکل نشان داده شده‪.‬‬
‫برای حل مشکل دوقطبی بودن می توان با اعمال ولتاژ منفی ‪ Al‬برای نوع ‪ n‬و ولتاژ مثبت گیت ‪ Al‬برای نوع ‪ p‬اقدام کرد‪.‬‬
‫دوگیت این‬
‫نوع ترانزیستور ها شامل ‪ :‬گیتهای‬
‫تحتانی و ‪Al‬‬
‫‪Back Gate‬‬
‫‪14‬‬
‫بررسی مشخصات جریان ‪-‬ولتاژ ترانزیستور نانولوله کربنی‬
‫در فناوری نانوجوش فراصوتی اتصال های مطمئن و مستحکمی بین ‪ CNT‬و الک ترودهای فلزی بوجود می اید‪ .‬برای‬
‫تعیین رفتار الک ترواستاتیکی ‪ CNTFET‬نانوجوشی‪ ،‬معادله پواسون اصالح شده برای قطعه ای با هندسه مسطح استفاده‬
‫می شود‪ .‬بنابراین پتانسیل الک ترواستاتیک ‪ CNT‬را می توان با حل معادله پواسون اصالح شده بدست اورد‪ .‬سپس جریان‬
‫درین با استفاده از رابطه ‪ Landauer‬و تقریب ‪ WKB‬محاسبه می شود‪ .‬در شکل زیر یک ‪ CNTFET‬با هندسه مسطح‬
‫نشان داده شده که نانو لوله مورد نظر با اکسید سیلیسیوم از الک ترود گیت جدا شده است‪ .‬همچنین فرض می شود که ا‬
‫اختالف تابع کار الک ترود فلزی و نانو لوله صفر باشد‪.‬‬
‫توزیع حامل در نانولوله زیگزاگ(نیمه هادی)‪:‬‬
‫چگالی حاالت الک ترونی برای یک نانو لوله نیمه رسانای زیگزاگ‬
‫بصورت زیر است‪:‬‬
‫‪4‬‬
‫𝐸‬
‫‪2‬‬
‫‪2‬‬
‫‪(𝐸 2 − 𝐸𝑣ℎ1‬‬
‫‪)(𝐸𝑣ℎ2‬‬
‫) ‪− 𝐸2‬‬
‫‪𝑎𝜋 3‬‬
‫= 𝐸 𝑔𝑖𝑧𝑆𝑂𝐷‬
‫که ‪ 𝐸𝑣ℎ1‬و ‪ 𝐸𝑣ℎ2‬به تکینگی های وان هوف معروف هستند و اولین تکینگی‬
‫وان هوف برابر نصف گاف نواری انرژی نانولوله می باشد‪.‬‬
‫همچنین برای 𝑐𝑁 چگالی موثر حاالت داریم‪:‬‬
‫بیشینه و کمینه اولین زیر نوار انرژی‬
‫گاف انرژی نانولوله‬
‫‪15‬‬
‫𝑇 𝐵𝐾 𝑇 𝐵𝐾 ‪𝐸𝑔 +‬‬
‫𝑔𝐸‬
‫𝑔𝐸𝜋‪3‬‬
‫𝑃𝑂𝑇𝐸‬
‫= 𝑞 𝑐𝑛‬
‫𝐸𝑑 𝐸 𝑔𝑖𝑍𝑆𝑂𝐷 𝐸 𝑓‬
‫𝑇𝑂𝐵𝐸‬
‫‪𝑁𝐶 = 4‬‬
‫و‬
‫𝐶𝐸 ‪𝐸𝑓 −‬‬
‫𝑇 𝐵𝐾‬
‫‪𝑛𝑐 ~2𝑁𝑐 exp‬‬
‫بررسی مشخصات جریان ‪-‬ولتاژ ترانزیستور نانولوله کربنی‬
‫با توجه به خواص تقارنی نوار رسانش و ظرفیت‪ ،‬چگالی موثر حالت ها در نوار ظرفیت برابر 𝐶𝑁 می باشد‪ .‬بنابراین‬
‫می توان چگالی حفره ها در نوار ظرفیت را به صورت زیر نوشت‪:‬‬
‫𝑓𝐸 ‪𝐸𝑉 −‬‬
‫𝑝𝑥𝑒 𝐶𝑁‪𝑃𝑉 ~2‬‬
‫𝑇 𝐵𝐾‬
‫با توجه به شکل قبل ‪:‬‬
‫𝑁𝐶𝜀‬
‫𝑑 𝑡‬
‫𝑁𝐶 𝑋𝑂 𝑋𝑂𝜀‪η‬‬
‫=‪L‬‬
‫𝐷𝑉 = 𝐿 𝑉 ‪V(0)=𝑉𝑆 ,‬‬
‫و ‪ η‬استحکام اتصال فلز‪ CNT-‬در ‪ CNTFET‬را نشان می دهد‪ 𝜀𝑂𝑋 .‬و 𝑋𝑂𝑡 به ترتیب ثابت دی الک تریک و ضخامت‬
‫الیه اکسید می باشند‪ L ،‬و 𝑁𝐶𝑑 بترتیب طول و قطر نانولوله است‪.‬‬
‫با عملکرد بالستیک در کانال نانولوله ای‪ ،‬و همچنین استفاده از رابطه ‪ Landauer‬جریان درین به صورت زیر بدست می اید‪:‬‬
‫𝑒‪2‬‬
‫𝐸𝑑 𝐵𝐾𝑊𝑇] 𝐷𝑉𝑒 ‪[𝑓 𝐸 − 𝑓 𝐸 +‬‬
‫‪ℎ‬‬
‫= 𝑑𝐼‬
‫که در ان 𝐵𝐾𝑊𝑇 ضریب عبور از نوار با دو سد شاتکی در انتهای ‪ ، CNTFET‬در تقریب ‪ WKB‬که شامل مولفه های‬
‫ترمویونیک و تونلی می باشد‪ 𝑇𝑊𝐾𝐵 .‬را می توان به صورت زیر تخمین زد‪:‬‬
‫‪1‬‬
‫‪2‬‬
‫‪16‬‬
‫𝑥𝑑‬
‫‪2‬‬
‫𝑔𝐸‬
‫‪− [𝑒𝑉 𝑥 + 𝐸]2‬‬
‫‪4‬‬
‫𝑒‪4‬‬
‫𝛾𝑎‪3‬‬
‫‪𝐿𝑛 𝑇𝑊𝐾𝐵 (𝐸) = −‬‬
‫نتیجه گیری‬
‫‪CNT‬ها بعنوان جایگزین مناسب برای نیمه هادی ها‬
‫استفاده از ‪CNTFET‬ها در کاربردهای ی مانند‪:‬‬
‫مدارات منطقی‪ ،‬حافظه ها‪ ،‬سنسورهای شیمیای ی و‬
‫مدارت ‪RF‬‬
‫امکان مجتمع سازی مدارات در ابعاد نانو‬
‫‪17‬‬
‫پایان‬
‫‪18‬‬