Transcript angl. logic AND
Diskretin ės elektronikos pagrindai
Priminimas (modulis T170M012)
2012 Kauno technologjios universitetas Elektronių ir matavimo sistemų katedra Doc. dr. Žilvinas Nakutis
Paskaitos turinys
Programuojamos logikos raktiniai žodžiai, rinka, produktai Bulio logika Baziniai loginiai elementai Kombinacin ė ir nuoseklioji logikos Skaitmeninių elementų šeimos viso 56 2
Literat ūros šaltiniai
T.R. Kuphaldt, Lessons in Electronic Circuits IV – Digital, 2002, 4 th ed, 371 p. ( ebook: Electronics - Lessons in Electronic Circuits IV - Digital.pdf
) M.Balch, A Comprehensive Guide to Digital Electronics and Computer System Architecture, McGraw Hill, 2003, 481p. ( KTUIF D193651 ) R.Kirvaitis, Loginės schemos, Vilnius, 1999, 255p. ( KTUIF D187890 ) R.Dueck, Digital design with CPLD applications and VHDL, 2000, 841 p. ( ebook ) viso 56 3
“Programmable logic” pasaulinėje (JAV) rinkoje (globalspec) viso 56 4
“Programmable logic” pasaulinėje (JAV) rinkoje (globalspec)
Programmable Logic Controllers (PLCs)
(647 firmos, gamintojai ir distributoriai) Programuojamos logikos vadikliai – tai valdymo mazgai įvairioms automatizavimo sistemoms. Jie palaiko įvairius įėjimus, išėjimus ir tinklinę architektūrą.
Programmable Logic Devices (PLD)
t.t.
(185 firmos) Programuojamos logikos įrenginiai – tai elektroniniai komponentai su konfigūruojama logika, bistabiliais elementais (flip-flop) ir programuojamomis sujungimų matricomis. Naudojami kitų komponentų tarpusavio jungimui, duomenų perdavimui, signalų apdorojimui, duomenų atvaizdavimui, laikinių intervalų formavimui, ir http://www.globalspec.com/ (žiūtėta 2011-09-19) viso 56 5
“Programmable logic” pasaulin ėje rinkoje (globalspec)
Simple Programmable Logic Devices (SPLD)
(44 firmos) Paprasti programuojami loginiai įrenginiai – skaitmeniniai komponentai, su konfigūruojama logika ir bistabiliais elementais sujungtais tarpusavyje programuojamais sujungimais
Complex Programmable Logic Devices (CPLD)
(54 firmos) Sudėtingi programuojami loginiai įrenginiai – tai integruotosios grandinės, kurios yra konfigūruojamos realizuoti aparatines funkcijas. CPLD gali atlikti užduotis sudėtingesnes negu SPLD, bet paprastesnes negu FPGA.
Field-Programmable Gate Arrays (FPGA)
(105 firmos) Programuojami ventilių laukai pasižymi kita vidine architektūra, negu SPLD ir CPLD ir paprastai būna didesnių galimybių
Logic Gates
(75 firmos) Loginiai ventiliai yra elektroninės grandinės, kurios vykdo operacijas su skaitmeninės logikos signalais pagal Bulio algebros taisykles.
Flip-flops
įėjimą. (55) Bistabilūs elementai – sinchronizuoja išėjimo būsenos kitimą pagal taktavimo
(Pasakykite pavyzdį) Digital Latches
0) (49) Skaitmeniniai fiksatoriai – fiksuoja ir išlaiko skaitmeninę informaciją (1 arba
Shift Registers
(43 ) Postūmio registrai – saugo ir perstumia duomenis.
http://www.globalspec.com/ (žiūtėta 2011-09-19)
viso 56 6
Bulio logika
Bulio logika, tai matematikos šaka, pradėta anglų matematiko
George Boole
XIX amžiuje. Pagrindinė jos idėja yra ta, kad loginius ryšius galima modeliuoti (aprašyti) algebrinėmis lygtimis. Vietoje aritmetinių operacijų, tokių kaip suma ir skirtumas, Bulio algebra (arba logika) naudoja loginius operatorius IR (login ė sandauga), ARBA (login ė suma) bei NE (loginė inversija). Bulio kintamieji turi dvi galimas reikšmes: teisinga (true) ir neteisinga (false), skaitmenimis atitinkamai žymimas 1 ir 0.
viso 56 7
Baziniai loginiai ventiliai IR (sandauga),
angl. logic AND
ARBA (suma),
angl. logic OR
NE (neigimas),
(INVERSION) angl. logic NOT
viso 56 8
Teisingumo lentelės
Teisingumo (rei kšmių) lentelės dažnai naudojamos aprašyti loginius ryšius Teisingumo lentelėje pateikiami ryšiai tarp galimų įėjimų ir išėjimų viso 56 9
Kiti loginiai elementai
Naudojami ir kiti loginiai elementai, kurie gali būti sudaryti iš bazinių elementų (ARBA, IR, NE): not –AND (NAND), not –OR (NOR), exclusive –OR (XOR) (suma moduliu 2), exclusive –NOR (XNOR).
viso 56 10
Supaprastintas loginių operacijų žymėjimas viso 56 11
Loginės funkcijos ir ventiliai
Logines funkcijas aprašant grandinėmis, naudojami operatoriai vadinami ventiliais (
angl. gates
) 7 baziniai grafiniai simboliai. Grandinių lygmenyje loginiai viso 56 12
Sumatorius
Užduotis : Sudarykite teisingumo lentelę ir palyginkite su dvejetainio sumavimo rezultatais. viso 56 13
Bulio algebros savybės
Komutatyvumas: A & B = B & A, A + B = B + A Asociatyvumas: (A & B) & C = A & (B & C), (A + B) + C = A + (B + C), Distributyvumas: A & (B + C) = A & B + A & C.
U žduotis: Patikrinkite XOR (^) funkcijos asociatyvumą.
viso 56 14
De Morgano taisykl ės Šios Bulio algebros teoremos parodo, kaip bet kurį IR-tipo ventilį transformuoti į ARBA-tipo ir atvirkščiai.
viso 56 15
Ekvivalentinis ventilis
Koks yra ekvivalentinis ventilis?
Atsakymas : viso 56 16
Kombinacinė logika Kombinacinė (
angl. combinational arba combinatorial
nuo įėjimų, nepriklausomai nuo to, kokiu nuoseklumu keičiasi įėjimų reikšmės ) logika yra skaitmeninė logika, kurios išėjimai priklauso
Kl : kaip suprantate paskutinį sakinį? Kaip įsivaizduojate, kaip gali priklausyti nuo įėjimų nuoseklumo?
Visos loginės funkcijos gali būti susintezuotos kombinuojant tris pagrindines funkcijas: IR, ARBA ir NE. Šios loginės Bulio funkcijos sudaro visų kombinacinių schemų pagrindą.
Šaltinis: S.Brown, Z.Vranesic, Fundamentals of Digital Logic with VHDL Design, 2005. ( Fundamentals Of Digital Logic With Vhdl Design (2nd).pdf
)
viso 56 17
Kombinacinės logikos pavyzdžiai:
multipleksoriai
Multipleksoriaus adreso linijos (s) parodo į kurį įėjimą reikia perduoti įšėjimą viso 56 18
Kombinacinės logikos pavyzdžiai:
dešifratoriai / šifratoriai
Dešifratoriai (angl. Decoder) Šifratoriai (angl. Encoder) viso 56 19
Kombinacinės logikos pavyzdžiai:
demultipleksoriai
Demultipleksoriaus adreso linijos parodo į kurį išėjimą reikia perduoti įėjimo (vieno bito) reikšmę Demultipleksoriai naudojami atmintyse viso 56 20
Kombinacinės logikos pavyzdžiai:
kodo konverteriai (angl. converters)
viso 56 21
Kombinacinės logikos pavyzdžiai:
aritmetiniai komparatoriai
viso 56 22
Nuoseklioji logika
Nuosekli arba registrinė (
angl. sequential arba registered
) logika yra skaitmeninė logika, kurios išėjimai priklauso nuo įėjimų ir priklauso nuo įėjimo reikšmių kitimo nuoseklumo laike (istorijos) Registrinės logikos pavyzdžiai: Bistabilūs elementai – vieno bito atmintis (angl. flip-flop) Registrai – n bitų atmintis (angl. register) Postūmio registrai (angl. shift registers) viso 56 23
Nuoseklioji sinchroninė logika ( angl .
sequential synchronous logic
) Tai nuoseklioji logika, kurioje naudojamas taktuojantis (angl. clock) signalas Dauguma praktinių įrenginių realizuojami sinchroninės nuosekliosios logikos pagrindu viso 56 24
Nuosekliosios sinchroninės logikos privalumai ir trūkumai Privalumai: Paprastumas. Kiekviena operacija grandinėje turi būti įvykdoma ne vėliau kaip per tam tikrą laiko intervalą (tarp dviejų taktinių impulsų). Išpildant šią sąlygą įrenginys (loginė grandinė) veikia patikimai Trūkumai: Taktinis signalas turi būti nuvestas į kiekvieną schemos bistabilų elementą. Taktinis signalas paprastai būna aukšto dažnio, ir todėl jo perdavimas vartoja energiją. Net ir neaktyvūs (tam tikru laiko momentu nenaudojami bistabilūs elementai) vartoja energiją dėl taktinio impulso perdavimo jiems Maksimalų taktinį dažnį lemia lėčiausia grandis visoje schemoje (vadinama kritiniu keliu). Procesoriuose šiai problemai spręsti naudojama konvejerinė struktūra (angl. pipeline) viso 56 25
Nuosekliosios sinchroninės logikos būsenų automatai (angl. FSM – Final State Machine) Moore būsenų automatai – tai tokios skaitmeninės grandinės, kurių išėjimas priklauso tik nuo jų vidinės būsenos Meally būsenų automatai – tai tokios skaitmeninės grandinės, kurių išėjimas priklauso ne tik nuo jų vidinės būsenos, bet ir nuo išorinių įėjimų viso 56 26
Asinchroninė nuoseklioji logika
Nėra taktinio impulso Vidinė būsena (bistabilių elementų) keičiasi priklausomai nuo įėjimų reikšmių tam tikru laiko momentu (ne taktinio impulso atėjimo momentu) Įėjimų reikšmės gali keistis tik praėjus laiko intervalui, po kurio grandinės viduje nusistovi stabilios visų bistabilių elementų reikšmės Pavyzdys – RS bistabilus elementas Trikampis vaizduoja vėlinimą viso 56 27
Kombinacinės ir nuoseklioji logikos kartu Dauguma skaitmeninių sistemų sudaro kombinacinės ir nuosekliosios logikos elementų deriniai viso 56 28
Loginiai ventiliai
Kl 1: Kokias žinote logikos šeimas?
Kl 2: Kuo skiriasi logikų šeimos?
viso 56 29
Texas Instrumets (TI) logikos viso 56 30
TI logikos
(ištrauka) viso 56 31
TI logikos pagal technologiją (ištrauka) viso 56 32
Logikų parametrai viso 56 33
Maitinimo įtampos ir greičio sąryšis viso 56 34
Loginių ventilių įtampos lygiai (skaitmeninių logikų lygiai)
Loginis lygis
būseną.
(angl. logic level) - įtampos lygis, kuris žymi kurią nors elektroninės grandinės skaitmeninę
Aukštas lygis arba loginis 1
(
angl. Logic HIGH
). Aukštesnioji iš dviejų įtampų skaitmeninėje sistemoje.
Žemas lygis arba loginis 0
Žemesnioji įtampa iš dviejų įtampų skaitmeninėje sistemoje.
(angl. logic LOW ). viso 56 35
Logikos poliarumas
Teigiama logika
(
angl. Positive logic
) – sistema, kurioje žemas loginis lygis atitinka dvejetainį 0, o aukštas loginis lygis atitinka dvejetainį 1.
Neigiama logika
(
angl. Negative logic
) sistema, kurioje žemas loginis lygis atitinka dvejetainį 1, o aukštas loginis lygis atitinka dvejetainį 0.
viso 56 36
Loginių ventilių įtampos lygiai (skaitmeninių logikų lygiai) viso 56 37
Interfeisai (sąsajos). Parametrai
Tai įvairūs buferiai, draiveriai, transiveriai, lygių suderinimo ir t.t. įrenginiai, kurie paprastai neatlieka loginių funkcijų, o perduoda duomenis tarp dviejų ar daugelio įrenginių.
LVDS – Low Voltage Differential Signalling
viso 56 38
Skaitmeninio signalo parametrai (angl. digital waveforms)
Įvardinkite kas yra:
Momentinis įtampos kitimas iš vieno loginio lygio į kitą ir atgal.
Impulsas,
angl. pulse
Impulso dalis, atspindinti perėjimą iš vieno loginio lygio į kitą Frontas,
angl. edge
Impulso dalis atspindinti loginio lygio perėjimą iš žemo į aukštą Kylantis frontas,
angl. rising edge/ falling edge
Laiko intervalas tarp 50 % pirmojo ir antrojo frontų lygių Impulso plotis t w ,
angl. pulse width
Laiko intervalas tarp 10 % ir 90 % kylančio fronto lygių Kilimo fronto trukmė.
angl. rise time t r / fall time t f
viso 56 39
Trijų būsenų išėjimai
Trijų būsenų ventilis (išėjimas) (angl. Tristate buffer ) gali būti vienoje iš 3-jų būsenų:
•
Aukštoje
• •
Žemoje Aukšto impedanso (ekvivalentu nutrauktai grandinei)
viso 56 40
Galini ų laipsnių (išėjimų) tipai
Atviro kolektoriaus – angl. open collector (
atviros santakos- angl. open drain
).
Push pull (“totem pole”).
T.R. Kuphaldt, Lessons in Electronic Circuits IV – Digital, 2002, 4 th ed, 371 p. ( ebook: Electronics - Lessons in Electronic Circuits IV - Digital.pdf
) viso 56 41
Ventili ų išėjimo srovės
Priklausomai nuo ventilio būsenos srovė jo išėjime gali: įtekėti (
angl. sourcing
), kai perduodamas aukštas loginis lygis (“1”) įštekėti (
angl. sinking
), kai perduodamas žemas loginis lygis (“0”) viso 56 42
Ventilių jungimas Išėjimo laipsnis gali būti simboliškai vaizduojamas dvigubu raktu.
viso 56 “Totem pole” išėjimas, peruodant loginį “0” Tranz. Q 3 ir Q 4 sudaro push-pull tranzistorių porą 43
Atviro kolektoriaus išėjimas
Dėl to, kad
TTL logikai užtenka “plaukiančio” įėjimo aukštai būsenai užtikrinti
, tai išėjimo grandinė gali būti suprastinta vienu tranzistoriumi. viso 56 44
Atviro kolektoriaus išėjimas
Atviro kolektoriaus ženklas viso 56 Atviro kolektoriaus išėjimas 45
Atviro kolektoriaus išėjimas
Ventiliai su totem pole išėjimu gali naudoti (sink) ir tiekti (source) srovę. Ventiliai su atviru kolektoriumi išėjime gali tik naudoti (sink). Jie praktiški naudoti, kai išėjime jungiami TTL logikos ventiliai, nes TTL įėjimai nereikalauja srovės tiekimo.
viso 56 46
TTL ir KMOP ventilių jungimas
Jungiant TTL išėjimą prie KMOP įėjimo reikalingas Pull Up rezistorius stabiliam aukštam lygiui užtikrinti. viso 56 47
Užduotis : Paaiškinkite ką reiškia užrašas (nubraižykite kaip įsivaizduojate) Quad 2-input NOR 8-Input NAND Gate Octal Buffers/Drivers With 3-State Outputs Little logic, Single 2-Input Positive-AND Gate 3-Line to 8-Line Decoders/Demultiplexers viso 56 48
Atsakymai
viso 56 49
“Quad 2-input NAND” ventilis skirtingose logikos viso 56 50
Korpusai
viso 56
http://www.globalspe
c.com/ (žiūtėta 2011-09-19)
51
Kai kurie standartinių logikų elementai viso 56 52
Elementų išvadų išdėstymas viso 56 53
Maitinimo prievadas
Kiekvienai mikroschemai reikalingas maitinimas ir žemė (skaitmeninė logika yra aktyvinės grandinės) Daugumoje principinių schemų maitinimo kontaktai nežymimi, bet jie numanomi pagal nutylėjimą.
viso 56 54
PLM naudojimo motyvavimui
Užduotis: Užrašykite teisingumo lentelę arba loginę funkciją (A, B ir C įėjimai, Y išėjimas). Kaip žodžiu apibūdintumėte šią loginę funkciją?
viso 56 55
Hierarchiniai projektai
(Panaudojant prieš tai buvusią funkciją) viso 56 56