Transcript 第十二讲薄膜淀积(上)
集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 集成电路工艺原理 仇志军 [email protected] 邯郸校区物理楼435室 1/40 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 大纲 第一章 第二章 第三章 第四章 第五章 第六章 第七章 第八章 第九章 第十章 第十一章 前言 晶体生长 实验室净化及硅片清洗 光刻 热氧化 热扩散 离子注入 薄膜淀积 刻蚀 后端工艺与集成 未来趋势与挑战 2/40 INFO130024.02 集成电路工艺原理 第八章 薄膜淀积原理 (上) 3/40 在集成电路制 备中，很多薄 膜材料由淀积 工艺形成 Deposition 半导体薄膜：Si 介质薄膜：SiO2，Si3N4, 单晶薄膜：Si, SiGe（外延） BPSG，… 多晶薄膜：poly-Si 金属薄膜：Al，Cu，W，Ti，… INFO130024.02 集成电路工艺原理 第八章 薄膜淀积原理 (上) 4/40 1）化学气相淀积 — Chemical Vapor Deposition (CVD) 一种或数种物质的气体，以某种方式激活后，在衬底表面发生 两 化学反应，并淀积出所需固体薄膜的生长技术。 类 例如：APCVD, LPCVD, PECVD, HDPCVD 主 要 2）物理气相淀积 — Physical Vapor Deposition (PVD) 的 淀 利用某种物理过程实现物质的转移，即将原子或分子转移到衬 积 底（硅）表面上，并淀积成薄膜的技术。 方 例如：蒸发 evaporation，溅射sputtering 式 INFO130024.02 集成电路工艺原理 第八章 薄膜淀积原理 (上) 除了CVD和PVD外，制备薄膜的方法还有: 旋涂Spin-on 镀/电镀electroless plating/electroplating 铜互连是由电镀工艺制作 5/40 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 外延硅应用举例 外延：在单晶衬底上生长一层新 的单晶层，晶向取决于衬底 6/40 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 多晶硅薄膜的应用 CMOS栅电极材料；多层金属化电极的导电材料 7/40 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 8/40 Chemical Vapor Deposition (CVD) Epitaxy Substrate Single crystal (epitaxy) Courtesy Johan Pejnefors, 2001 Polycrystalline 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 对薄膜的要求 1. 组分正确，玷污少，电学和机械性能好 2. 片内及片间（每一硅片和硅片之间）均匀性好 3. 台阶覆盖性好（conformal coverage — 保角覆盖） 4. 填充性好 5. 平整性好 9/40 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 化学气相淀积（CVD） 单晶 (外延）、多晶、非晶（无定型）薄膜 半导体、介质、金属薄膜 常压化学气相淀积（APCVD），低压CVD (LPCVD)，等离子体增强淀积（PECVD）等 CVD反应必须满足三个挥发性标准 在淀积温度下,反应剂必须具备足够高的蒸汽压 除淀积物质外,反应产物必须是挥发性的 淀积物本身必须具有足够低的蒸气压 10/40 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) (1)反应剂被携带气体引入反应器 后，在衬底表面附近形成“滞留 层”，然后，在主气流中的反应剂 越过边界层扩散到硅片表面 (2)反应剂被吸附在硅片表面，并 进行化学反应 11/40 (3)化学反应生成的固态物质， 即所需要的淀积物，在硅片表 面成核、生长成薄膜 (4)反应后的气相副产物，离 开衬底表面，扩散回边界层， 化学气相淀积的基本过程 INFO130024.02 集成电路工艺原理 第八章 薄膜淀积原理 (上) 生长动力学 从简单的生长模型出发，用 动力学方法研究化学气相淀 积推导出生长速率的表达式 及其两种极限情况 与热氧化生长稍有 不同的是，没有了 在SiO2中的扩散流 F1是反应剂分子的粒子流密度 F2代表在衬底表面化学反应消耗的反应剂分子流密度 12/40 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) F1 hG (CG CS ) hG 是质量输运系数（cm/sec） F2 ks CS ks 是表面化学反应系数（cm/sec） 在稳态，两类粒子流密度应相等。这样得到 F F1 F2 可得： ks CS CG 1 hG 1 13/40 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 设 CG Y CT 14/40 这里 Y 为在气体中反应剂分子的摩尔比值, CG为每cm3中反应剂分子数，这里CT为在 气体中每cm3的所有分子总数 CG PG PG Y CT PTotal PG PG1 PG 2 .... PG 是反应剂分子的分压，PG1， PG1 PG2 PG3…..等是系统中其它气体的分压 则生长速率 k s hG CG k s hG CT F v Y N k s hG N k s hG N N是形成薄膜的单位体积中的原子数。对硅外延N为5×1022 cm-3 INFO130024.02 集成电路工艺原理 第八章 薄膜淀积原理 (上) Y一定时， v 由hG和ks中较小者决定 1、如果hG>>ks，则Cs≈CG,这种情况为表面反应控制过程 有 CT v k sY N Ea k s k 0 exp kT 表面（反应）控制，对温度 特别敏感 2、如果hG<<ks，则CS≈0，这是质量传输控制过程 有 CT v hG Y N 质量输运控制，对温度不敏感 15/40 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 16/40 生长速率和温度的关系 T对ks的影响较hG 大许多，因此： hG<<ks质量传 输控制过程出现 斜率与激活能 在高温 hG≈constant Ea成正比 hG>>ks表面控制 过程在较低温度 出现 硅外延：Ea=1.6 eV 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 以硅外延为例（1 atm，APCVD） hG 常数 17/40 外延硅淀积往往是 在高温下进行，以 确保所有硅原子淀 积时排列整齐，形 成单晶层。为质量 输运控制过程。此 时对温度控制要求 不是很高，但是对 气流要求高。 多晶硅生长是在低 温进行，是表面反 应控制，对温度要 求控制精度高。 Ea 值相同 INFO130024.02 集成电路工艺原理 第八章 薄膜淀积原理 (上) 18/40 当工作在高温区,质量控制为主导，hG是常数， 此时反应气体通过边界层的扩散很重要，即反 应腔的设计和晶片如何放置显得很重要。 记住关键两点： ks 控制的淀积 主要和温度有关 hG 控制的淀积 主要和反应腔体几何形状有关 INFO130024.02 集成电路工艺原理 第八章 薄膜淀积原理 (上) 单晶硅外延要采用图中的卧式反应设备， 放置硅片的石墨舟为什么要有倾斜? 19/40 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 20/40 这里界面层厚度s是x方向平板长度的函数。 为气体粘度 hG DG s 为气体密度 U为气体速度 x s ( x) U a. 随着x的增加，s(x)增加，hG下降。如果 淀积受质量传输控制，则淀积速度会下降 b. 沿支座方向反应气体浓度的减少, 同样导 致淀积速度会下降 INFO130024.02 集成电路工艺原理 第八章 薄膜淀积原理 (上) 21/40 因此，支座倾斜可以促使s(x)沿x变化减小 原理：由于支座倾斜后，气流的流过的截面积 下降，导致气流速度的增加，进而导致s(x)沿x 减小和hG的增加。从而用加大hG的方法来补偿 沿支座长度方向的气源的耗尽而产生的淀积速 率的下降。尤其对质量传输控制的淀积至关重 要，如APCVD法外延硅。 INFO130024.02 集成电路工艺原理 第八章 薄膜淀积原理 (上) 外延单晶硅的化学反应式 22/40 SiCl4 H 2 SiHCl 3 HCl SiHCl 3 H 2 SiH 2Cl2 HCl SiHCl 3 SiCl2 HCl SiH 2Cl2 SiCl2 H 2 SiH 2Cl2 Si 2 HCl SiCl2 H 2 Si HCl 以上所有反应是可逆的，因此还原反应和HCl对硅的腐蚀均可 发生，这和反应剂的摩尔分量和生长温度有关。 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 23/40 目前外延常用气源及相应总体化学反应 硅外延： SiH 4 Si 2H 2 SiH 2Cl2 Si 2HCl 硅锗外延： SiH 4 Si 2H 2 GeH4 Ge 2H 2 SiH 2Cl2 Si 2HCl GeH4 Ge 2H 2 选择性外延：加HCl SiH 2Cl2 Si 2 HCl SiCl2 H 2 Si HCl 原位掺杂外延：加 BH3/B2H6，PH3/AsH3 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 24/40 Two different modes of epitaxy Poly Epi Epi Oxide Substrate Non-selective epitaxial growth (NSEG) Substrate Selective epitaxial growth (SEG) INFO130024.02 集成电路工艺原理 第八章 薄膜淀积原理 (上) APCVD的主要问题：低产率（throughput） 高温淀积：硅片需水平放置 低温淀积：反应速率低 斜率与激活 能Ea成正比 25/40 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 低压化学气相淀积 （LPCVD） 在质量输运控制区域： hG DG s DG 1 Ptotal 因此低压可以大大提高hG的值。 例如在压力为1 torr时，DG可以提高760倍，而 s只提高约7倍，所以hG可以提高100倍。气体 在界面不再受到传输速率限制。 26/40 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 平均自由程 kT 2r 2 p 27/40 反比于气体压强 r为气体分子的半径 分子自由程变长，反应气体质量迁移速率相对于表面反应速率 大大增加，这就克服了质量传输限制，使淀积薄膜的厚度均匀性 提高，也便于采用直插密集装片 降低气体压力，气体分子的自由程加长，气相反应中容易生成 亚稳态的中间产物，从而降低了反应激活能，因此，在不改变淀积 速率的情况下，淀积温度就可以低于APCVD的淀积温度 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) hG at low pressure (LPCVD) ks at low pressure Log(v) hG at 760torr (APCVD) ks at 760torr 1/T 28/40 INFO130024.02 集成电路工艺原理 第八章 薄膜淀积原理 (上) 29/40 增加产率 — 晶片可直插放置许多片（100-200） 工艺对温度灵敏,但是采用温度控制好的热壁式系统可解决 温度控制问题 气流耗尽仍是影响均匀性的因素，可以设定温差5～25 C， 或分段进气 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) LPCVD法的主要特点 Batch processing：同时100-200片 薄膜厚度均匀性好 可以精确控制薄膜的成份和结构 台阶覆盖性较好 低温淀积过程 淀积速率快 生产效率高 生产成本低 有时，淀积温度需很低，薄膜质 量要求又很高。如：在形成的Al 层上面淀积介质等。 解决办法：等离子增强化学气相 淀积 PECVD 30/40 INFO130024.02 集成电路工艺原理 第八章 薄膜淀积原理 (上) 31/40 多晶硅淀积方法 LPCVD，主要用硅烷法，即在600-650 ℃温度下，由硅 烷热分解而制成，总体化学反应（overall reaction） 方程是：SiH4→Si(多晶)+2H2 低于575 ℃所淀积的硅是无定形或非晶硅（amorphous Si）； 高于600 ℃淀积的硅是多晶，通常具有柱状结构（column structure）； 当非晶经高温（>600 ℃）退火后，会结晶（crystallization）； 柱状结构多晶硅经高温退火后，晶粒要长大（grain growth）。 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 多晶硅的掺杂 多晶硅的氧化 气固相扩散 多晶硅通常在900~1000 ℃范 围内进行干氧氧化 离子注入 在淀积过程中加入 掺杂气体（称为原位 掺杂，in situ），与 外延掺杂类似 未掺杂或轻掺杂多晶硅的氧 化速率介於（111）和（100） 单晶硅的氧化速率之间 掺磷多晶硅的氧化速率要比 未掺杂（或轻掺杂）多晶硅的 氧化速率快 32/40 INFO130024.02 集成电路工艺原理 第八章 薄膜淀积原理 (上) 625 C LPCVD 多晶硅的TEM 照片 33/40 INFO130024.02 集成电路工艺原理 第八章 薄膜淀积原理 (上) 淀积参数的影响 - 温度 - 压强 - 硅烷浓度 - 掺杂剂浓度 薄膜淀积速率随温 度上升而迅速增加 淀积速率随硅烷浓 度（硅烷分压）增加 而增加 34/40 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 35/40 多晶硅的淀积速率 通常不是硅烷浓度的线性函数 一级反应线性关系 CT v k sY N 表面吸附的影响 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 36/40 氧化硅的淀积方法 1）低温CVD（250~450C） P2O5和SiO2组成的二元 硅烷为源的淀积——APCVD，LPCVD，PECVD 玻璃网络体 SiH 4 ( g ) O2 ( g ) SiO2 (s) 2H 2 (应力小，流动性增加 g) 碱金属离子的吸杂中心 可以同时掺杂，如：PH3，形成PSG磷硅玻璃： 易吸水形成磷酸 4PH 3 ( g ) 5O2 ( g ) 2P2O5 ( s) 6H 2 ( g ) 也可以PECVD： SiH 4 ( g ) 4N2O( g ) SiO2 (s) 4N2 ( g ) 2H 2O( g ) 淀积温度低，可作为钝 化层，密度小于热生长 氧化硅，台阶覆盖差。 用HD-PECVD可以获 得低温（120 C）的 高质量氧化硅膜 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 2）中温LPCVD（680~730C） TEOS（正硅酸乙酯）为源的淀积 Si(OC2 H 5 ) 4 (l ) O2 ( g ) SiO2 (s) 副产物 （1）不能淀积在Al层上（为什么？） （2）厚度均匀性好，台阶覆盖优良，SiO2膜质量较好 （3）加入PH3等可形成PSG TEOS也可采用 PECVD低温淀积 （250～425 C） —台阶覆盖优良， 用于互连介质层 37/40 INFO130024.02 集成电路工艺原理 第八章 薄膜淀积原理 (上) 台阶覆盖（保角性 conformality） 1、淀积速率正比于气体分子到达角度 38/40 INFO130024.02 集成电路工艺原理 第八章 薄膜淀积原理 (上) PSG回流工艺可解决 台阶覆盖问题 PSG回流工艺：将形 成PSG的样品加热到 1000 － 1100 C,使 PSG软化流动，改善 台阶形状 一般6~8 wt% P BPSG可以进一步降低回流温度 39/40 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 (上) 40/40 本节课主要内容 常用的淀积薄膜有哪些？ 举例说明其用途。 什么是CVD？描述它的 工艺过程。 CVD的控制有哪两种 极限状态？分别控制什 么参数是关键？ 单晶硅（外延）—器件；多晶 硅—栅电极；SiO2—互连介质； Si3N4—钝化。金属… 化学气相淀积：反应剂被激活 后在衬底表面发生化学反应成 膜。1)主气流中的反应剂越过 边界层扩散到硅片表面；2)反 应剂被吸附在硅片表面；3)反 应成核生长；4)副产物挥发。 表面反应控制：温度 质量输运控制：反应器形状， 硅片放置