Transcript 集成电路制造技术_第七章外延

第七章
主
外延
讲：毛
维
[email protected]
西安电子科技大学微电子学院
绪论
 定义：在单晶衬底上，按衬底晶向生长一层新的单



晶薄膜的工艺技术。
外延层：衬底上新生长的单晶层。
外延片：生长了外延层的衬底硅片。
应用
①双极器件与电路：
轻掺杂的外延层——较高的击穿电压；
重掺杂的衬底降低集电区的串联电阻。
②CMOS电路：
避免了闩锁效应：降低漏电流。
绪论









外延的分类
①按工艺分类：
气相外延（VPE）：硅的主要外延工艺；
液相外延（LPE）：Ⅲ-Ⅴ化合物的外延；
固相外延（SPE）：离子注入退火过程；
分子束外延（MBE，Molecular Beam Epitaxy）
②按材料分类
同质外延：外延层与衬底的材料相同，如
Si上外延Si，GaAs上外延GaAs；
异质外延：外延层与衬底的材料不相同，如
Si上外延SiGe 或 SiGe上外延Si；
蓝宝石上外延Si-- SOS(Silicon on Sapphire)；
蓝宝石上外延GaN、SiC。
③按压力分类
常压外延：100kPa ；
低压（减压）外延：5-20kPa。
7.1 硅气相外延的基本原理

7.1.1 硅源
① SiCl4
采用传统的高温工艺
② SiHCl3
③ SiH2Cl2
④ SiH4
 新硅源Si2H6
采用现代的低温工艺
7.1.2 外延生长模型


生长步骤
①传输：反应物从气相经边界层转移到Si表面；
②吸附：反应物吸附在Si表面；
③化学反应：在Si表面进行化学反应，得到Si及副产物；
④脱吸：副产物脱离吸附；
⑤逸出：脱吸的副产物从表面转移到气相，逸出反应室；
⑥加接：生成的Si原子加接到晶格点阵上，延续衬底晶向
生长特征：横向二维的层层生长。
7.1.3 化学反应—H2还原SiCl4体系




生长总反应：SiCl4 + 2H2 Si(s)+4HCl(g)
气相中间反应：SiCl4 + H2 SiHCl3+HCl
SiCl4 + H2 SiCl2+2HCl
SiHCl3+ H2 SiH2Cl2+HCl
SiHCl3
SiCl2+HCl
SiH2Cl2 SiCl2+H2
吸附生长：SiCl2(吸附)+ H2 Si(s)+2HCl (硅的析出反应)
或 SiCl2 (吸附) Si(s) + SiCl4 (硅的析出反应)
腐蚀反应：SiCl4+ Si(s) 2SiCl2
7.1.4 生长速率与温度的关系
7.1.5 生长速率与反应剂浓度的
关系
7.1.6 生长速率v与气体流速U
的关系



SiCl4外延温度：1200℃，输运控制；
边界层厚度：δ（x）=（μx/ρU)1/2 ；
故，v随U的增大而增加。
7.2 外延层的杂质分布
外延掺杂的特点：原位掺杂；
 外延掺杂的优点：掺杂浓度可精确控制；突变
型分布。
 分布偏离：
①自掺杂效应---衬底杂质蒸发进入边界层；
②扩散效应---衬底与外延层杂质相互扩散。

7.2 外延层的杂质分布

7.2.1 掺杂原理
①淀积过程(与外延相比)
 相似：输运控制和反应控制
 不同：动力学性质
②掺入效率：与T、v、U以及杂
质剂的摩尔分数等有关。
③掺杂源：B2H6、PH3、AsH3。
7.2.2 扩散效应
扩散效应：衬底杂质与外延层杂质相互扩散，导致界
面处杂质再分布；
 杂质扩散：满足菲克第二定律--扩散方程，即
①衬底杂质分布：假定外延层本征生长，外延层杂质浓
度为N1(x)--余误差函数
②外延层杂质分布：假定衬底本征，外延层杂质浓度为
N2(x)--余误差函数
③实际再分布(衬底和外延层都掺杂)：外延层杂质浓度
为N（x）= N1（x）±N2（x）
 “+”：n/n+(p/p+)；“-”：p/n+(n/p+)

7.2.3 自掺杂效应（非故意掺杂）








定义：衬底杂质及其他来源杂质非人为地掺入外延层。
来源:各种气相自掺杂
①衬底扩散蒸发的杂质：在外延生长的初期；
②衬底背面及侧面释放的杂质；
③外延生长前吸附在表面的杂质；
④气相腐蚀的杂质；
⑤其他硅片释放的杂质。
⑥外延系统：基座、输入气体中的杂质。
7.3 低压外延（5-20kPa）
 低压作用：减小自掺杂效应；
 优点：
 ①杂质分布陡峭；
 ②厚度及电阻率的均匀性改善；
 ③外延温度随压力的降低而下降；
 ④减少了埋层图形的畸变和漂移；
7.4 选择性外延
 SEG ：在特定区域有选择地生长外延层；
 原理：Si在SiO2或Si3N4上很难核化成膜；
 选择性：①特定区域；②硅源。
 硅源的选择性顺序：SiCl4>SiHCl3>SiH2Cl2>SiH4；
选择性外延（SEG）
横向外延（ELO）
7.6 SOS及SOI技术
SOI——
Silicon On Insulator 或Semiconductor On Insulator，
意思是绝缘层上硅。
 SOS——
Silicon On Sapphire 或Semiconductor On Spinel，意
思是蓝宝石上硅或尖晶石上硅。
注意：SOI技术是一种异质外延技术，SOS是SOI中的
一种。

SOI(Silicon-On-Insulator:
绝缘衬底上的硅)技术
SOS的不足

SOS结构存在下列主要问题：
①硅-蓝宝石界面比Si-SiO2界面质量差。
②蓝宝石的介电常数接近10（SiO2是3.9），会产生
较大的寄生电容。
③膨胀系数的差异引入的应力。

硅的膨胀系数是4.5×10-6℃，蓝宝石比它大一倍左
右。
④蓝宝石导热性差。



SOI技术的特点与优势











1．速度高 ：在相同的特征尺寸下，工作速度可提高
30-40％；
2．功耗低： 在相同的工作速度下，功耗可降低
50 ％ - 60％；
3．特别适合于小尺寸器件；
4．特别适合于低压、低功耗电路；
5．集成密度高 ： 封装密度提高约40％；
6．低成本： 最少少用三块掩模版，减少13%-20%
（30％）的工序；
7．耐高温环境： 工作温度300℃-500℃；
8．抗辐照特性好： 是体硅器件的50-100倍。
7.7 分子束外延（MBE）




MBE：Molecular Beam Epitaxy
原理：在超高真空下，利用薄膜组分元素受热蒸发所
形成的原子或分子束，直接射到衬底表面，形
成外延层。
应用：元素半导体—Si、Ge
化合物半导体-GaAs、GaN、SiGe
MBE的特点：
①温度低；
②生长速度低；
③化学组成及掺杂浓度精确可控；
④厚度可精确控制到原子级；
7.8 缺陷及检测






缺陷种类:
a.存在于衬底中并延伸到外延层中的位错；
b.衬底表面的析出杂质或残留的氧化物，
吸附的碳氧化物导致的层错；
c.外延工艺引起的外延层中析出杂质；
d.与工艺或与表面加工(抛光面划痕、损伤)，碳沾污等
有关，形成的表面锥体缺陷(如角锥体、圆锥体、三棱
锥体、小丘)；
e.衬底堆垛层错的延伸；
7.8 缺陷及检测








7.8.1 层错
机理：由于原子排列次序发生错乱而产生的缺陷；
原因：衬底表面的损伤、玷污、残留的氧化物；外延
温度过低、生长速度过高；掺杂剂不纯等。
位置：衬底与外延层的界面处。
影响：
①导致杂质的异常扩散：引起杂质分布不均匀；
②成为重金属杂质的淀积中心：
引起p-n结的软击穿、低压击穿，甚至穿通。
7.8.2 层错法测量外延层厚度

原理：化学腐蚀的各向异性，即层错界面两边的原子
结合较弱，具有较快的腐蚀速率。
计算：T=(2/3)1/2l≈0.816l
7.8.3 图形漂移和畸变
7.8.3 图形漂移和畸变
原因：外延生长-腐蚀速率的各向异型；
 漂移规律
◆{111}面：严重；偏离2~5度，漂移显著减小，常用偏
离3度。
◆外延层越厚，偏移越大。
◆温度越高，偏移越小。
◆生长速率越小，偏移越小。

7.9 外延层电阻率的测量
方法：四探针法、三探针法、电容-电压(CV)法、扩展
电阻法等
 扩展电阻法
特点：可以测量微区的电阻率或电阻率分布。
原理：当金属探针与半导体材料呈欧姆接触时，电阻主
要集中在接触点附近的半导体中，而且呈辐射状
向半导体内扩展。
采用探针形式：单探针、两探针、三探针。
下面以右图所示单探
针为例进行原理说明。

7.9 外延层电阻率的测量

总的接触电阻为： R  dR1  dR2    dR

  dR 
r0


2r0
从针尖到5r0范围内的电阻为：R(5r ) 
0



与总电阻之比为：
（ dR 

5 r0
r0

dr ）
2
2r

2
dr

2r 2
5r0
R(5r0 )
 80%
R ( )
(说明扩展电阻主要集中在接触点附近的半导体中)

RK
对于圆形平面接触(接触半径为a)，则总接触电阻为：
4a
对于薄外延层、扩散层、离子注入层，电阻率(修正后)为：

4aR
 0 
(Ct为修正因子)
Ct
Ct K