Transcript 14-6

14-1 微機電系統簡介
14-4 準分子雷射微加工技術
14-2 光微影技術
X 光 深 刻 模 造 (LIGA) 製
14-5
程技術
14-3 矽微加工技術
14-6 結 論
14-1 微機電系統簡介
指由微小化(微米尺寸，米)的感測器、驅動
器、及訊號處理與控制單元所構成的光機電整合
系統，其由訊號處理與控制單元根據感測器所感
測到物理量的變化作出適當的決策，並命令驅動
器對物理量的變化作出適當的反應。
14-1
14-2
14-3
14-4
14-5
14-6
第1頁
微機電系統之基本構成單元有三：
1.
2.
3.
微感測元件：用以感測物理量之變化。
微驅動元件：用以對物理量的變化作出
適當的反應。
微電子電路：用於訊號處理與控制。
14-1
14-2
14-3
14-4
14-5
14-6
第2頁
微機電製造技術內涵可概分為二：
微加工製程：用以製作微米尺寸的三維
結構與元件。
2. 微電子電路製程：用以製作微訊號處理
與控制電路。
其中，微電子電路製程即大家所熟悉的IC半
導體製程，已發展地相當成熟，其並不屬於本文
欲介紹的範疇從略；而微加工製程則泛指用於製
作微結構與微功能性元件的各種製程技術。
1.
第3頁
14-1
14-2
14-3
14-4
14-5
14-6
微機電系統工程主要目的
在於能夠將微電子電路與功能性元件整
合成為一完整的 單晶片系統(system on a
chip，SOC)，其運用微電子電路製程與微
加工製程可達到多功能的整合，高精密度的
特性可大幅提昇系統的效能，批次量產的製
造方法可降低製造成本與時間，而微小化可
滿足產品對於可攜性、低耗能、使用簡便、
低維護保養成本、環保……等的需求。
第4頁
14-1
14-2
14-3
14-4
14-5
14-6
14-2 光微影技術
14-1
14-2
14-3
14-4
14-5
14-6
第5頁
14-3 矽微加工技術
體型微加工運用一些基本的薄膜與蝕刻等製
程技術，將矽基材加工成為所需的微結構體；面
型微加工在矽基材上面沉積所需的結構薄膜材
料，而後運用適當的蝕刻技術將所沉積的薄膜材
料加工成所需的微結構。
14-1
14-2
14-3
14-4
14-5
14-6
第6頁
14-3-1 基本製程
矽微加工技術包括三個基本製程步驟：
①薄膜沉積製程；②光微影製程；③蝕刻製
程。
薄膜沉積的目的在將材料均勻地覆蓋在
基材上形成一層薄膜，如圖14-2(a)所示。光
微影製程即如同14.2節所述，用以定義出微
結構的幾何形狀，如圖14-2(b)所示。
第7頁
14-1
14-2
14-3
14-4
14-5
14-6
14-1
14-2
14-3
14-4
14-5
14-6
第8頁
1. 薄膜製程
可 概 分 為 “ 物 理 氣 相 沉 積 (physical vapor
deposition ， PVD)” 與 “ 化 學 氣 相 沉 積 (chemical
vapor deposition，CVD)”沉積材料有：氧化矽、
氮化矽、多晶矽、鋁及各種金屬材料、甚或高分子
材料……等。貴重金屬常會污染微電子電路導致損
壞，故貴重金屬材料的製程設備必須與微電子電路
製程設備分開為佳。如前所述，繼薄膜製程完成
後，接著便利用光微影製程與蝕刻製程進行結構圖
案定義與蝕刻成型。然貴重金屬薄膜通常使用一種
稱為“掀舉(lift-off) ”的技術。
第9頁
14-1
14-2
14-3
14-4
14-5
14-6
2. 濕蝕刻製程
等向性蝕刻液在蝕刻材料時，其蝕刻速率
在所有方向皆相同；而非等向性蝕刻液的蝕刻
速率對不同方向則有所不同，故其較容易控制
蝕刻後的形狀。等向性蝕刻液在蝕刻材料時，
其蝕刻速率在所有的方向皆相同，故在作縱向
蝕刻時，其亦會朝橫向蝕刻，而造成蝕刻罩幕
下方的材料亦被腐蝕掉，此現象稱為"底切
(undercutting)"，如圖14-3所示，進而影響製
程精度。
第10頁
14-1
14-2
14-3
14-4
14-5
14-6
14-1
14-2
14-3
14-4
14-5
14-6
第11頁
非等向性蝕刻液針對矽的蝕刻，其對不
同的矽晶格面會有不同的蝕刻速率，使用最
普遍的為氫氧化鉀(KOH)溶液，因其使用上
最安全。
矽晶圓乃是從一單晶(monocrystalline)
結構的矽晶棒上切片而得，所謂單晶即是其
原子的排列均按照一致的晶格結構，故矽晶
圓為單晶矽。
第12頁
14-1
14-2
14-3
14-4
14-5
14-6
矽晶圓的規格包括：
(1)切割面({100}、{110}、或{111})。
(2)摻雜型式(p-type或n-type)。
14-1
(3)阻值(Ω)。
14-2
14-3
14-4
14-5
14-6
第13頁
14-1
14-2
14-3
14-4
14-5
14-6
第14頁
14-1
14-2
14-3
14-4
14-5
14-6
第15頁
14-1
14-2
14-3
14-4
14-5
14-6
第16頁
14-1
14-2
14-3
14-4
14-5
14-6
第17頁
2. 濕蝕刻製程
高濃度硼摻雜蝕刻停止技術在矽基材上
沉基一層氧化矽，以作為後續摻雜硼的阻擋
層，接著利用光微影技術與氧化矽的蝕刻，
以定義出欲摻雜硼的區域，進行摻雜，摻雜
完成後，將氧化層蝕刻去除。再於矽基材上
沉基一層氧化矽，以作為後續氫氧化鉀蝕刻
的阻擋層，接著利用光微影技術與氧化矽的
蝕刻，以定義出欲蝕刻的區域，最後進行氫
氧化鉀蝕刻。
第18頁
14-1
14-2
14-3
14-4
14-5
14-6
14-1
14-2
14-3
14-4
14-5
14-6
第19頁
3. 乾蝕刻製程
所謂乾蝕刻(dry etching)即是使用低壓放
電型式的電漿(plasma)將不要的材料去除。化
學性電漿蝕刻利用電漿把反應氣體分子解離成
對薄膜材料具有反應性的離子，將薄膜材料反
應成具揮發性的產物，如圖14-9所示，而後被
真空系統抽離。故為等向性蝕刻，蝕刻選擇性
較佳，且蝕刻速率較快；物理性濺擊蝕刻藉由
電場方向的控制，達到非等向性蝕刻，但蝕刻
選擇性較差，且蝕刻速率亦較慢。
第20頁
14-1
14-2
14-3
14-4
14-5
14-6
14-1
14-2
14-3
14-4
14-5
14-6
第21頁
反應性離子蝕刻利用電漿把反應氣體分
子解離成對薄膜材料具有反應性的離子，以
電場加速反應性離子以轟擊薄膜材料，達到
同時具備高蝕刻選擇性與非等向性蝕刻且蝕
刻速率快的乾蝕刻製程。
14-1
14-2
14-3
14-4
14-5
14-6
第22頁
高密度電漿(high density plasma, HDP)
蝕刻在微機電製程中較普遍使用的高密度電
漿蝕刻設備稱為“電感耦合電漿蝕刻
(inductor coupling plasma etching)”，簡稱
“ICP”，如圖14-12所示。ICP與RIE的主
要差異在於ICP多了一組位於反應腔周圍的
射頻(RF)感應線圈，使得二次電子做螺旋狀
的運動，以增加與反應氣體的碰撞頻率，產
生高密度電漿。
第23頁
14-1
14-2
14-3
14-4
14-5
14-6
14-1
14-2
14-3
14-4
14-5
14-6
第24頁
14-1
14-2
14-3
14-4
14-5
14-6
第25頁
14-1
14-2
14-3
14-4
14-5
14-6
第26頁
4. 掀舉製程
在基材上沉積一層支撐層(通常為氧化
矽)並以光微影技術定義出圖形。將支撐層
選擇性地蝕刻，沉積貴重金屬薄膜去除光阻
的同時便將多餘的貴重金屬薄膜掀離。最後
再將支撐層蝕刻去除。
第27頁
14-1
14-2
14-3
14-4
14-5
14-6
14-1
14-2
14-3
14-4
14-5
14-6
第28頁
14-3-2 體型微加工
以矽基材作為微結構的本體，運用光微影與
蝕刻等製程技術，將矽基材加工成為所需的微結構
體。以氫氧化鉀對矽做非等向蝕刻可輕易蝕刻出如
圖14-14所示之各種微結構，如：溝槽(trench)、凹
洞 (cavity) 、 噴 嘴 (nozzle) 、 薄 膜 (membrane) 、 橋
(bridge)、及懸臂樑(cantilever beam)等各種結構，
這些結構乃是構成微流道、微井、噴墨頭、微壓力
計、共振式微感測器……及其他許多功能性元件
(微感測器與微驅動器)的基本結構。此外亦可做出
如圖14-15(a)所示之平台結構。
第29頁
14-1
14-2
14-3
14-4
14-5
14-6
14-1
14-2
14-3
14-4
14-5
14-6
第30頁
14-1
14-2
14-3
14-4
14-5
14-6
第31頁
14-1
14-2
14-3
14-4
14-5
14-6
第32頁
14-1
14-2
14-3
14-4
14-5
14-6
第33頁
14-1
14-2
14-3
14-4
14-5
14-6
第34頁
14-1
14-2
14-3
14-4
14-5
14-6
第35頁
14-1
14-2
14-3
14-4
14-5
14-6
第36頁
14-1
14-2
14-3
14-4
14-5
14-6
第37頁
14-3-3 面型微加工
是在矽基材(或其他基材)上面沉積所需
的結構薄膜材料，而後運用適當的蝕刻技術
將所沉積的薄膜材料加工成所需的微結構。
採用二層不同的薄膜材料，上層為結構層
(通常為多晶矽)，下層為犧牲層(通常為氧化
矽)。利用薄膜沉積與乾蝕刻製程，依序加
工各層，最後再以濕蝕刻將犧牲層去除以釋
放結構層。加工的薄膜層數越多，結構就越
複雜，製程難度亦越高。
第38頁
14-1
14-2
14-3
14-4
14-5
14-6
14-1
14-2
14-3
14-4
14-5
14-6
第39頁
面型微加工技術亦可作出各式的腔體結
構。首先在基材上沉積一層氧化矽，以光微
影與乾蝕刻(RIE)定義出腔體體積，如圖1423(a)所示。續沉積一層多晶矽以作為腔體
結構，如圖14-23(b)所示。再利用光微影與
乾蝕刻(RIE)開出蝕刻孔，最後以濕蝕刻將
腔體內的氧化矽去除便成。
第40頁
14-1
14-2
14-3
14-4
14-5
14-6
14-1
14-2
14-3
14-4
14-5
14-6
第41頁
14-3-4 矽的電化學蝕刻
在矽中摻雜高濃度的硼(摻雜濃度約
2.5×1019cm–3 )，可大幅降低氫氧化鉀的蝕刻
速率，利用此特性可精確控制氫氧化鉀對矽
的蝕刻區域。
14-1
14-2
14-3
14-4
14-5
14-6
第42頁
但是在功能性元件(感測器與驅動器)的製作
上，除了元件結構外，尚必須搭配負責訊號處理
與控制的微電子電路，而微電子電路是無法在高
摻雜濃度的矽晶圓上製作，而必須使用電化學蝕
刻的蝕刻控制方法。矽的電化學蝕刻最主要的優
點便是僅需低摻雜濃度，因此該製程可與積體電
路製程相容。
第43頁
14-1
14-2
14-3
14-4
14-5
14-6
14-1
14-2
14-3
14-4
14-5
14-6
第44頁
14-3-5 晶圓接合
14-1
14-2
14-3
14-4
14-5
14-6
第45頁
14-1
14-2
14-3
14-4
14-5
14-6
第46頁
14-1
14-2
14-3
14-4
14-5
14-6
第47頁
14-1
14-2
14-3
14-4
14-5
14-6
第48頁
共晶接合技術利用金屬薄膜(通常為金)作為
接著材料，如圖14-29所示，將金膜置於二矽晶圓
間，當加熱溫度超過370℃時，金與矽會形成合金
而將二片矽晶圓接合在一起。
14-1
14-2
14-3
14-4
14-5
14-6
第49頁
玻璃介質接合技術以低融點的玻璃為接著材
料，首先將糊狀的玻璃黏著材料塗佈在晶圓表面
並預烤(溫度約350℃左右)以去除溶劑，接著加壓
烘烤(溫度約400℃～600℃左右)進行玻璃介質燒結
便成。玻璃介質接合技術適用於矽與矽、矽與玻
璃、及玻璃與玻璃間的接合。有機介質接合技術
乃 是 利 用 高 分 子 材 料 ( 如 光 阻 、 Polymer 、
Polyimide、epoxy……等)為接著材料，類似以黏
膠接著的方式，適用於各種材質間的接著。
第50頁
14-1
14-2
14-3
14-4
14-5
14-6
14-4 準分子雷射微加工技術
是由惰性氣體(如：氦、氖、氬、氪等)與鹵
素氣體(如：氟、氯、溴等)混合後，經放電所激發
出的高功率紫外光 ，其特別適合用於有機材料
(如：塑膠、高分子材料等)的微加工。是以高能量
密度(約數個MW/cm2)的準分子雷射脈衝，瞬間將
材料鍵結打斷，來達到加工的目的。
14-1
14-2
14-3
14-4
14-5
14-6
第51頁
每一個準分子雷射脈衝僅移除一固定深度的材料
層，每一脈衝的加工深度取決於待加工材料種
類、脈衝時間、及準分子雷射強度，透過控制雷
射脈衝強度與脈衝數即可準確控制加工深度，其
加工深度可達數百微米。因準分子雷射加工並非
以熱的方式加工材料，故其較其他雷射加工法更
適用於微加工。
第52頁
14-1
14-2
14-3
14-4
14-5
14-6
14-1
14-2
14-3
14-4
14-5
14-6
第53頁
14-1
14-2
14-3
14-4
14-5
14-6
第54頁
14-5 X光深刻模造(LIGA)製程技術
X 光 深 刻 模 造 (LIGA) 乃 是 Lithographie 、
Galanoformung、及Abformung等三個德文字的縮
寫，Lithographie意為微影技術；Galanoformung
意為電鍍技術；Abformung意為鑄造技術。
LIGA製程採用X光微影技術，以同步輻射作
為X光曝光光源，X光的波長短且穿透力強，故具
有高深寬比的曝光能力。
第55頁
14-1
14-2
14-3
14-4
14-5
14-6
14-1
14-2
14-3
14-4
14-5
14-6
第56頁
14-6 結 論
矽微加工製程技術，依其對基材的加工方
式，又可細分為：面型微加工及體型微加工等二
類。
矽微加工技術外，準分子雷射及LIGA製程
亦是相當重要的核心製程技術，此外，如微放電
加工技術、雷射加工技術、及其他一些精密加工
技術等，亦各擅其場。
第57頁
14-1
14-2
14-3
14-4
14-5
14-6
微 型 化 (miniaturization) 、 積 體 (integration)
及系統化單晶片(system on a chip)是未來BASIC
等各應用領域的技術發展主流，微機電系統技術
可提供適當的技術橋樑與嶄新的設計理念。
14-1
14-2
14-3
14-4
14-5
14-6
第58頁