Transcript 课件下载

第四章：内存储器接口的基本技术
主讲教师：范新民
1
内存储器接口的基本技术
1
4.1 三种典型的半导体存储器
2
4.2 内存储器接口的基本技术
3
4.3 16位微型计算机系统的内存储器接口
2
内存储器接口的基本技术
4.1 三种典型的半导体存储芯片
4.1.1 存储器的分类
SRAM
RAM
内存储器
ROM
存储器
DRAM
PROM
EPROM
E2PROM
FLASH MEMORY
FLOPPY DISK
DISK
HARD DISK
外存储器
OPTICAL DISK
3
CD
DVD
MO
内存储器接口的基本技术
4.1.2 半导体存储器芯片的发展
1.SDRAM:在一个CPU时钟周期内即可完成数据的访问和刷
新，可与CPU的外频同步工作。
2.DDR SDRAM：允许在时钟脉冲的上升沿和下降沿访问存
储器，双倍数据速率DSRAM。
3.DDR2 SDRAM：在DDR的基础上新增了4位数据预取技术，
可以达到2倍于DDR的带宽。
4.DDR3 SDRAM：一次预取的数据位数8位，可达到的频率
上限超过2000MHz。
4
内存储器接口的基本技术
4.1.3 半导体存储器的结构框图
1. 半导体存储器的基本结构
5
半导体存储器的结构
2、存储器中的数据组织
作为一个整体一次存放或取出的内存储器数据成为存
储字。
在字节编址的计算机系统中，一个内存地址对应一个
字节单元。
例：32位双字12345678H占内存4个字节地址24300H～
24303H，在内存中的存放方式为：
（a）为小数端存放
（b）为大数端存放
都以最低地址24300H为双字地址。
6
半导体存储器的结构
4.1.4 半导体存储器的主要技术指标
（1）存储容量 — 指存储器可以容纳的二进制信息量，
以存储器中存储地址寄存器MAR的编址数与存储字位数
的乘积表示；
（2）存储速度 — 可以用两个时间参数表示：
存取时间 （Access Time）TA — 从启动一次存储器
操作，到完成该操作所经历的时间。
存储周期 （Memory Cycle）TMC—启动两次独立的存
储器操作之间所需的最小时间间隔。
7
半导体存储器的结构
（3）可靠性—用MTBF（Mean Time Between Failures，
平均故障间隔时间）来衡量， MTBF越长，可靠性越高。
（4）性能/价格比
8
三种典型的半导体存储芯片
4.1.5 三种半导体存储器芯片简介
1、SRAM 芯片HM6116
SRAM的存储单元
容量：2KX8b
9
三种典型的半导体存储芯片
HM6116的内部功能框图
HM6116的引脚排列
10
三种典型的半导体存储芯片
11条地址线、8条数据线、1条电源线VCC和1条接地线GND
3条控制线 — 片选信号 、写允许信号 和输出允许信号
WE
CE
OE
3个控制信号的组合控制6116芯片的工作方式。
方 式
I/O引脚
X
未选中（待用）
高阻
L
H
读出
DOUT
X
L
写入
DIN
CE
OE
WE
H
X
L
L
11
三种典型的半导体存储芯片
读操作：
◆ 将需要读取的数据的地址送到存取器芯片。
◆ 将读写控制引脚WE置高，片选信号CS和输出OE置
低。
◆存储器芯片驱动数据输出线，将存取的数据输出。
12
三种典型的半导体存储芯片
写操作：
◆ 将要写入的数据地址送到存取芯片
◆ 将要写入的数据送入存取器芯片
◆ 将读写控制引脚WE和片选信号CS置低。输出
信号OE置高。
13
三种典型的半导体存储芯片
2、DRAM芯片 Intel 2164（64Kx1b）
单管DRAM的存储单元
14
2164的引脚图
三种典型的半导体存储芯片
2164的内部功能框图
15
三种典型的半导体存储芯片
内部结构：
64KX1b的芯片，64K单元需16条地址线。
为减少引脚数地址线分行地址和列地址，地址引脚8根。
内有地址锁存器，分别锁定行地址和列地址。
存储体由4个128X128的存储矩阵组成。
1:4 I/O门电路，分别选择4个存储体中的一个单元。
数据线是输入和输出分开的，由 WE 信号控制读写。
无专门的片选信号。
16
三种典型的半导体存储芯片
工作原理：
由行地址选通信号 RAS，将先送入的8位行地址送到片
内行地址锁存器，然后由列地址选通信号 CAS 将后送入
的8位列地址送到片内列地址锁存器。
行地址连接地址总线A0~A6，列地址连接地址总线
A8~A14，可同时选中4个存储体中的一个单元。
地址线A7、A15经地址锁存器接1:4I/O门电路输入端，
根据A7、A15不同的编码，选中4个存储体中的一个单
元。
17
三种典型的半导体存储芯片
刷新时，送入7位行地址，同时选中4个存储矩阵的同一
行，即对4×128 = 512个存储单元进行刷新。
每2ms需刷新一遍，2ms内需128个刷新周期。
刷新时间：每2ms内刷新一遍
每行刷新间隔为2ms/128=15.625μs。
刷新间隔：15μs。
18
三种典型的半导体存储芯片
3、EPROM芯片 Intel 2732A（4KX8b）
19
三种典型的半导体存储芯片
2732的工作方式：（6种）
① 读方式—CE和OE同时为低电平
② 待用方式— CE为高电平，输出高阻抗
③ 编程方式— OE/VPP加21V电压，CE加50ms低电平有效
的TTL编程脉冲
④ 编程禁止方式— OE/VPP加2lV电压，CE接高电平
⑤ 输出禁止方式— OE/VPP接高电平，CE接低电平
⑥ Intel标识符方式
20
三种典型的半导体存储芯片
2732A的方式选择
引脚
模式
读
输出禁止
待用
编程
编程禁止
Intel标识符
CE
(18)
L
L
H
L
H
L
OE/VPP
A0(22)
L
H
X
Vpp
Vpp
L
X
X
X
X
X
H
(20)
21
VCC
(24)
+5V
+5V
+5V
+5V
+5V
+5V
输出O0～O7
(9～11)(13～17）
输出
高阻
高阻
输入
高阻
编码
半导体存储器接口的基本技术
4.2 半导体存储器接口的基本技术
8位微机系统中的存储器接口
动态存储器的连接
22
半导体存储器接口的基本技术
4.2.1 8位微机系统中的存储器接口
内存芯片同CPU的连接是构成存储子系统的组要工作：
地址线的连接：
CPU为8088，有20条地址线A19～A0。20条地址线分为
二部分，其中Ai～ A0称为片内地址，直接同存储器芯片的
地址线Ai～ A0相连。A19～Ai+1为片外地址通过“片选控制
电路”同存储器芯片的片选信号CE相连。
数据线的连接：
存储器芯片的8根数据线直接同8088的8条数据线
23
8位微机系统中的存储器接口
例：16 K×4位的SRAM芯片组成 64K字节主存储器。
总片数 = 64 K×8位／（16 K×4位）= 8片
位扩展：2片16K×4位的芯片组成一组，构成16K×8
位存储器组
字扩展：4组16K×8位存储器组构成64 K×8位的存
储器
24
8位微机系统中的存储器接口
D7～D4
D3～D0
8片RAM芯片和CPU
连接的接线图如下。
___
CS 0
A15
A14
。
译。
码
器。
。
___
CS 1
___
CS 2
___
CS 3
A13～A0
___
WE
16K×4
。
16K×4
。
16K×4
.
。
16K×4
.
。
16K×4
.
。
16K×4
.
。
16K×4
.
。
16K×4
.
。
。
.
。
.
。
.
。
.
.
25
。
。
。
。
8位微机系统中的存储器接口
控制线的连接：
存储器芯片的控制信号OE、WE同8088CPU的控制
信号RD、WR和M/IO等有关信号连接。
1、集成译码器及其应用
CPU对存储器单元进行读写，先要选择存储器芯片（片
选），然后选择所要读写的存储单元（字选）。片选是通
过地址译码方法来实现的。
典型的译码器为74LS138
26
8位微机系统中的存储器接口
74LS138功能表
输
G1 G2A G2B
入
C B A
输
出
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
1
0
0
0 0 0
1
1 1
1
1
1 1 0
1
0
0
0 0 1
1
1 1
1
1
1 0 1
1
0
0
0 1 0
1
1 1
1
1
0 1 1
1
0
0
0 1 1
1
1 1
1
0
1 1 1
1
0
0
1 0 0
1
1 1
0
1
1 1 1
1
0
0
1 0 1
1
1 0
1
1
1 1 1
1
0
0
1 1 0
1
0 1
1
1
1 1 1
1
0
0
1 1 1
0
1 1
1
1
1 1 1
0
×
×
× ×
1 ×
× 1
×××
×××
×××
1
1
1
1 1
1 1
1 1
1
1
1
1
1
1
1 1 1
1 1 1
1 1 1
27
8位微机系统中的存储器接口
应用举例：8位微型计算机系统中的存储系统
28
8位微机系统中的存储器接口
由以上分析可知各芯片的地址为：
EPROM#1:
F8000H~F8FFFH
EPROM#2:
F9000H~F9FFFH
EPROM#3:
FA000H~FAFFFH
EPROM#4:
FB000H~FBFFFH
SRAM#1 :
FC000H~FC7FFH
SRAM#2 :
FC800H~FCFFFH
SRAM#3 :
FD000H~FD7FFH
SRAM#4 :
FD800H~FDFFFH
29
8位微机系统中的存储器接口
2. 用基本的逻辑门电路实现片选控制
对于存储芯片较少的存储器系统，可以采用基本的逻辑
门电路组成片选控制电路。
或门的特性—输入全0，输出为0。
与非门的特性—输入全1，输出为0。
可以方便地用或门、与非门或其组合组成片选控制电路。
30
8位微机系统中的存储器接口
3 、实现片选控制的三种方式
① 全译码
CPU的全部地址线A0～A19都参予译码，因此对应于
存储器芯片中的任意单元都只有唯一的确定的地址。
② 部分译码
CPU的地址线A0～A19中有l条或几条没有参予译码，
此时一个存储单元就有几个地址对应，若有n条地址
线未参予译码，则一个存储单元有2n个地址对应，称
为“地址重迭”。
31
8位微机系统中的存储器接口
③ 线选法
用高位地址线直接作芯片的片选信号。有地址重迭和
几片芯片的地址不连续现象。
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 ～ A０
SRAM × × 1 0 × × × × × 0 ～ 0
× × 1 0 × × × × × 1 ～ 1
EPROM × × 0 1 × × × × × 0 ～ 0
× × 0 1 × × × × × 1 ～ 1
则两个存储器芯片的地址范围为：（未用为0）
EPROM:１００００ H ～ １０７FFH ，
SRAM : ２００００ H ～ ２０７FFH 。
32
8位微机系统中的存储器接口
5、控制信号连接
SRAM芯片通常有三条控制信号线 ：
片选信号 CE 、 写允许信号WE和输出允许信号OE 。
EPROM芯片常采用双线控制：
片选信号CE 和输出允许信号OE 。
8086 CPU 提供读信号 RD、写信号WR和端口/存储器访问
信号IO/M ,与存储器芯片相应信号连接。（图）
33
8位微机系统中的存储器接口
4.2.2 动态存储器的连接
DRAM芯片的连接要注意如下几个问题：
1、行地址和列地址的形成
采用二片74LS158—四路二选一选择器将CPU的l6位
地址线分为行地址A0～A7，列地址A8～A15，分二次送
入DRAM的地址端。
34
动态存储器的连接
功能：四2选1数据选择器
数据选择端（S）为四组共用，供四
组从各自的2个数据中分别选取1个
所需数据输出。只有在四组共用的
选通端G为低电平是方可输出。
74LS158 内部结构图
74LS158 功能表
选通输入
选择输入
输 入
输 出
G
S
A1~A4，B1~B4
Y1~Y4
L
L
X
Y=A
L
H
X
Y=B
35
动态存储器的连接
4164DRAM:
64KX1b
74LS158的工作原理：
ADDRSEL先为低电平，
74LS158输出A路信号
MA0~MA7（行地址），
3A
3B
60ns后，ADDRSEL输出
高电平， 74LS158输出B
路信号MA8~MA15（列地
址）。送到DRAM芯片组
的8条地址线。
36
动态存储器的连接
2、 RAS和CAS的产生
4组DRAM存储器的RAS和CAS由两级地址译码器组成：
第一级译码器由256X4位的ROM—24S10组成，产生第
二级译码的译码条件。
译码产生的原理：
A0
Q0
A1
在4位存储单元中预写适当的
值，地址线A0～A7选择一个存
储字,当S2S1=LL时，输出端
Q3Q2Q1Q0输出第二级译码产生
的条件。
37
A2
A3
A4
Q1
24S10
Q2
A5
A6
Q3
A7
S1 S2
RAS和 CAS 的产生：（XT机256KB的内存）
38
动态存储器的连接
第二级译码器工作的条件：
第一级译码器的输出Q0=H
非刷新操作DACK0BRD=H
有存储器读或写信号XMEMR，XMEMW。
第一级译码器24S10中有关存储字内应写入的数据
Q2 Q1 Q0
总线地址
A19~A16
（24S10的
A3~A0）
0000
0001
0010
0011
SW4、SW3（24S10的A5、A4）
00
01
10
11
001
001
001
001
000
011
011
011
000
000
101
101
000
000
000
111
39
动态存储器的连接
第二级译码器由二个74LS138组成，分别生成4组DRAM
芯片所需要的RAS和CAS。
CAS译码器工作条件还需满足下面3个条件中的一个：
 AEN=L，即DMA操作
 MEMR=L，即存储器读
 MWTC=L，即存储写
DRAM芯片组动态刷新时，同时输出4组DRAM芯片的
RAS0～RAS3 行选信号。
40
动态存储器的连接
3、刷新电路
4164DRAM容量为64KX1b，分成4个128X128的存储距
阵。当RAS有效时，根据地址线A6~A0的值，刷新每个
存储距阵的相同行。
刷新时间：每2ms内刷新一边,每行刷新间隔为
2ms/128=15.625μs。
41
动态存储器的连接
刷新逻辑原理图
42
动态存储器的连接
(1) 由地址多路器产生刷新所需要的低7位地址A6～A0
(2) 15μs的时间间隔由定时器(8253)发出，作为DMAC的
请求信号DREQ0,经CPU允许产生一次刷新操作，DMAC
发出DACK0经非门1、与非门2和与门3产生刷新所需要
的RAS#
(3) 存储器读信号经与非门2和与门3送存储器芯片
43
16位微型计算机系统中的内存储器接口
4.3 16位微型计算机系统中的内存储器接口
4.3.1 16位微型计算机系统中的奇偶分体
在16位系统中，内存1MB分为两部分：
偶地址体—同CPU低8位数据线相连。由A0作片选，
当A0=0时选中。
奇地址体—同CPU高8位数据线相连。由 BHE 作片选，
当 BHE =0时，选中。
存储芯片A0～A18同CPU地址线A1～A19相连。
44
16位微型计算机系统中的内存储器接口
A0
传送的字节
L
L
两个字节
L
H
奇地址的高位字节
H
L
偶地址的低位字节
H
H
不传送
BHE
45
16位微型计算机系统中的内存储器接口
4.3.2 8086的存储器访问操作
1、字节访问和字访问
字节访问：同8位机,一个总线周期访问一个字节
字访问：当8086访问一个整字（16位）变量时
该变量的地址为偶地址（即字变量的低字节在偶地址单
元，高字节在奇地址单元），则8086将用一个总线周期
访问该字变量；
该变量的地址为奇地址（即字变量的低字节在奇地址单
元，高字节在偶地址单元），则8086要用两个连续的总
线周期才能访问该字变量，每个周期访问一个字节。
46
2、“对准的”字与“未对准的”字
“对准的”字 ：
8086 CPU 能同时访问奇存储体和偶存储体中的一个字
节以组成一个存储字，要访问的1个字的低8位存放在偶
存储体中（规则字）。CPU只需一个总线周期就能完成对
该字的访问。
“未对准的”字：
当要访问的16位字的低8位存放在奇存储体中，又称为
“未对界的”或“未对齐的” 或非规则字。CPU必须用
两个总线周期才能访问该字。
47
字
节
变
量
和
字
变
量
的
传
送
48
16位微型计算机系统中的内存储器接口
4.3.3 16位微型计算机系统中存储器接口举例
例1
8086 CPU 与半导体存储器芯片的接口如下图所示
其中#1-#8为SRAM芯片6116，，#9—#16为EPROM芯片
2732，计算各芯片的地址范围，并分析接口电路的特
性。
49
16位微型计算机系统中存储器接口举例
奇地址片选
偶地址片选
A0
50
16位微型计算机系统中存储器接口举例
 存储器结构：
SRAM：#1、#3、#5、#7组成偶存储体。#2、#4、#6、#8组
成奇存储体
EPROM：#9、#11、#13、#15组成偶存储体。#10、#12、
#14、#16组成奇存储体。
片选：8片SRAM芯片由74LS138(#17和#18)产生片选
8片EPROM芯片由74LS138(#19)产生
#17产生偶地址片选信号
#18产生奇地址片选信号
51
16位微型计算机系统中存储器接口举例
8086CPU的地址数据双重总线通过锁存器74LS373输
出地址线A0~A19。（3片，8282、8283）
通过数据收发器74LS245传送数据线D0~D16
奇偶存储体选择：
SRAM：
#17译码器工作：G1接M/IO和A15相与；G2A接WR和RD
相与；G2B接A0 （A0=0）
#18译码器工作：G1接M/IO和A15相与；G2A接WR和RD
相与；G2B接BHE （A0=1）
52
16位微型计算机系统中存储器接口举例
EPROM：
#19译码器工作：
G1接M/IO;G2A接RD；G2B接A16~A19相与非。
偶体奇体选择：
#9、#11、#13、#15的片选信号CE接A0
#10、#12、#14、#16的片选信号CE接BHE（A0=1）
53
www.1ppt.com
54