Transcript 模拟IC及其模块设计

第三讲
模拟IC及其模块设计
浙大微电子
韩 雁
2013.3
内容
1.
2.
3.
4.
5.
6.
7.
8.
9.
模拟IC制造的工艺流程
模拟IC设计需要具备的条件
模拟IC设计受非理想因素的影响
带隙基准源的设计
运算放大器的设计
电压比较器的设计
压控振荡器的设计
过温保护电路的设计
欠压保护电路的设计
浙大微电子
2/32
内容
1.
2.
3.
4.
5.
6.
7.
8.
9.
模拟IC制造的工艺流程
模拟IC设计需要具备的条件
模拟IC设计受非理想因素的影响
带隙基准源的设计
运算放大器的设计
电压比较器的设计
压控振荡器的设计
过温保护电路的设计
欠压保护电路的设计
浙大微电子
3/32
1、IC制造的基本工艺流程
1、P阱 (或N阱)
2、有源区 (制作MOS晶体管的区域)
3、N-场注入 ( 调整P型MOS管场区的杂质浓度,减小寄生效应 )
4、P-场注入 ( 调整N型MOS管场区的杂质浓度,减小寄生效应 )
5、多晶硅栅 ( MOS管的栅极或称门极 )
6、N+注入 ( 形成N型MOS管的源漏区 )
7、P+注入 ( 形成P型MOS管的源漏区 )
8、引线孔 ( 金属铝与硅片的接触孔 )
9、一铝 ( 第一层金属连线 )
10、通孔 ( 两层金属铝线之间的接触孔 )
11、二铝 ( 第二层金属连线 )
12、压焊块 ( 输入、输出引线压焊盘 )
浙大微电子
4/32
2、模拟IC设计需要具备的条件
电路设计软件及模型
– 电路图绘制软件 （Schematic Capture）
– 电路仿真验证 软件（SPICE）
– 器件工艺模型（SPICE MODEL）
**********
**************
***********
******************
********
************
****
浙大微电子
5/32
某IC制造公司提供的SPICE Model
（NMOS ）
*NMOS ( NML7 )
.MODEL &1 NMOS LEVEL=1 VTO=0.7 KP=1.8E-5
TOX=7E-8 LD=1.0E-6 XJ=1.0E-6 UO=320 &
GAMMA=0.83 PMI=0.695 RD=27 RS=27 &
CBD=7.8E-14 CBS=7.8E-14 PB=0.74
CGSO=5.9E-10 CGDO=5.9E-10 &
CGBO=9.9E-9 MJ=0.33 LAMBDA=0.016 TPG=-1
IS=1.0E-15
*END
浙大微电子
6/32
模拟IC设计需要具备的条件（续）
版图设计软件及验证文件
– 版图绘制软件(Virtuso)
– 设计规则检查软件(DRC)
GND
– 寄生参数提取软件(Extracter)
– 版图-电路图一致性检查(LVS)
– 后三项软件需要的规则文件
**********
**************
******************
********
****
浙大微电子
7/32
所需DRC规则文件(Design Rule Check)
ivIf(switch("drc?") then
；条件转移语句，选择是否运行drc
drc(nwell width < 4.8 "1.a: Min nwell width =4.8")
；检查N阱宽度是否小于4.8um
drc(nwell sep < 1.8 "1.b: Min nwell to nwell spacing =1.8")
；检查N阱之间的最小间距是否小于1.8um
drc(nwell ndiff enc < 0.6 "1.c:nwell enclosure ndiff =0.6" )
；检查N阱过覆盖N扩散区是否大于0.6um
drc(nwell pdiff enc < 1.8 "1.d:nwell enclosure pdiff =1.8")
；检查N阱过覆盖P扩散区是否大于1.8um
saveDerived(geomAndNot(pgate nwell) "1.e: pmos
device must be in nwell") )
；检查pmos是否在N阱内
浙大微电子
8/32
所需LVS验证文件(Layout Versus Sch.)
lvsRules(
procedure( compareMOS (layPlist,schPlist)
；比较MOS管的属性
prog( ( )
if(layPlist->w!=nil && schPlist->w!=nil then
if( layPlist->w !=schPlist->w then
sprintf (errorW,"Gate width mismatch: %gu layout to %gu
schematic", float( layPlist->w ), float( schPlist->w ) )
return( errorW ) ) )
if(layPlist->l !=nil && schPlist->l !=nil then
if( layPlist->l != schPlist->l then
sprintf( errorL, "Gate length mismatch: %gu layout to %gu
schematic", float( layPlist->l ),float(schPlist->l) )
return( errorL ) ) )
return( nil ) )
)
浙大微电子
9/32
所需Extract（寄生）器件、参数提取文件
• drcExtractRules(
• ivIf( switch( "extract?" ) then
；定义识别层
ngate=geomAnd(ndiff poly)
pgate=geomAnd(pdiff poly)
；提取器件
extractDevice( pgate poly("G") psd("S" "D") "pmos
ivpcell" )
extractDevice( ngate poly("G") nsd("S" "D") "nmos
ivpcell")
浙大微电子
10/32
3、模拟IC设计受非理想因素的影响（1）
PVT 的影响
制造工艺、工作电压、环境温度
– P (制造工艺)
N+
N+
P
• tt ff ss sf fs 五个工艺角
– V (工作电压)
• 偏差士10%
– T (环境温度)
• 民品（0 °- 75°C）
• 工业用品（-40 °- 85°C）
• 军品（-55 °- 125°C）
以上所有的情况都要进行仿真！
浙大微电子
11/32
模拟IC设计受非理想因素的影响（2）
• 寄生电感电容电阻的影响
– 互感
– 连线电阻
– 结电容、连线电容（线间、对地）
浙大微电子
12/32
高性能模拟IC设计需要的步骤
后仿真
– 版图设计完成 及 寄生参数提取后的电路仿真
GND
– 对电路的频率特性有影响
– 对需要精细偏置的电路有影响
浙大微电子
13/32
内容
1.
2.
3.
4.
5.
6.
7.
8.
9.
模拟IC制造的工艺流程
模拟IC设计需要具备的条件
模拟IC设计受非理想因素的影响
带隙基准源的设计
运算放大器的设计
电压比较器的设计
压控振荡器的设计
过温保护电路的设计
欠压保护电路的设计
浙大微电子
14/32
4、带隙基准源的设计
推导公式如下：
VBE1  I 2 R  VBE 2
I
VBE1  Vt ln( 1 )
Is
I
VBE 2  Vt ln( 2 )
nI s
I1 = I2 = I3
Vt
I 2  ln( n)
R
VREF  VBE 3  I 2 (kR)  VBE 3  kVt ln(n)
dVt
dVREF dVBE 3


k
ln(
n
)
0
令：
dT
dT
dT
浙大微电子
15/30
带隙基准源温度特性
温 温 温 温 (V)
ff 54ppm
tt 13.2ppm
ss 19.4ppm
温 温 (°C)
浙大微电子
16/32
温 温 温 温 (V)
带隙基准源输出与电源电压关系
ff tt ss
温 温 温 温 (V)
浙大微电子
17/32
温 温 温 温 温 (dB)
带隙基准源电源抑制比
ff
tt
ss
温 温 (Hz)
浙大微电子
18/32
5、运算放大器的设计(差模输入输出)
浙大微电子
19/32
带有共模反馈的运算放大器
两级放大，共源共栅输入 ，共模反馈，Miller电容零极点补偿
浙大微电子
20/32
运放的直流增益、
单位增益带宽与相位裕度
浙大微电子
21/32
6、电压比较器的设计
• 要求有较高的灵敏度。
– 通常把比较器能有效比较的最低电平值定义为
灵敏度。
• 要求有较高的响应速度。
– 比较器的响应时间和它的转换速率及增益带宽
有关。
• 要求有良好的稳定性。
• 要求有良好的工艺兼容性。
浙大微电子
22/32
比较器的性能参数有：
•
•
•
•
•
•
•
•
•
•
指标实例：
灵敏度
<100nS delay with 5mV overdrive
输入失调电压
输入共模范围
<1uA current consumption
输入偏置电流
operating voltage of 5V
VDD
输出驱动电流
Rail to Rail Outputs
输出电压
工作电压
VSS
静态电流
输出上升时间，输出下降时间，输出延迟时间
芯片面积
浙大微电子
23/32
比较器及脉宽调制（PWM）原理
浙大微电子
24/32
PWM电路
Vc
Æ«Öõç ѹ
Q1
Q7
Q8
¾â³Ý²¨ÊäÈë
Q13
Q17
Q12
Î ó²îÐźÅ
Q5
Q14
Q6
Q18
Q2
Q3
Q4
Q9
Q10 Q11
浙大微电子
Q15 Q16
25/32
7、压控振荡器(VCO)的设计
VDD
电感L0和电容C0构成基本谐振腔
M1、M2为谐振腔提供能量
控制信号CW0和CW1（0 /0.8V）
控制开关电容阵列，提供频率粗调
（频宽，150MHz）
L0
CW1
M4
2C
R3
2C
R4
CW0
M3
C
R1
控制信号Vctrl(0-0.8V)控制变容管
提供频率细调
VDD=0.5V
C
R2
C0
Vctrl
M1
M2
浙大微电子
26/32
8、过温保护电路的设计
0.45V
0.53V
0.53V
0.45V
125℃对应的Q1的BE结导通电压为0.45V
85℃对应的Q1的BE结导通电压为0.53V
低温-- Q2 导通
VBQ1= I1 ( R1+R2//RQ2 ) = 0.45V
高温-- Q2 截止
VBQ1= I1 ( R1+R2) = 0. 53V
浙大微电子
27/32
9、欠压保护电路的设计（4.7-5.7V）
当电路初启时，Vc增大，当Vc >=5.7V时，Va大于
基准电压，使比较器C2 输出低电平。Vb也大于基
准电压，使比较器C1 输出高电平。经RS触发器等
逻辑电路后输出高电平。电路进入正常工作状态。
电路一旦进入正常工作状态，
将应该允许工作电压有一个适
当的波动范围4.7-5.7V.
当Vc低于设定下限4.7V时，
Vb小于基准电压。Va也小
于基准电压，那么C2输出为
高电平，C1输出为低电平。
这时，RS触发器等逻辑电
路输出低电平，关断内部供
电电路以及输出电路，起到
欠压保护作用。
浙大微电子
28/32
求各电阻及Vr的设计值
列方程：
5.7 R3 / (R1+R2+R3) > Vr
（1）
4.7（R2+R3）/ (R1+R2+R3) < Vr （2）
即 4.7（R2+R3）/ (R1+R2+R3) < Vr < 5.7 R3 /
(R1+R2+R3)
（3）
亦即 4.7（R2+R3）< 5.7 R3
得 4.7R2 < R3 （ 或 R3 > 4.7R2） （4）
若令： R2 = R1= 1K, R3 = 5K,
则（3）式变为：（4.7 * 6）/ 7 < Vr < （5.7 * 5）/ 7
即 4.03 < Vr < 4.07（V），取Vr = 4.05V
浙大微电子
29/32
产品设计时的实际考虑：
考虑到Vr的精度控制难度及会带来的稳定性问题，
设计应留有充分的裕量。尝试着将R3取大。
Vr不可能取Vc及以上；
考虑到Vc可以工作在4.7V+，所以Vr应在4.7 V以下。
令R1=R2=1K, R3=10K, 则（3）式变为
（4.7 * 11）/ 12 < Vr < （5.7 * 10）/ 12
即：4.3< Vr < 4.75（V）， 取Vr = 4.5V
浙大微电子
30/32
作业布置
FSK功能模块设计实现：
输入一个564KHz的键控信号，
–当键控信号为1时，模块产生并输出4.5MHz左右的信号(*8)
–当键控信号为0时，模块产生并输出3.9MHz左右的信号(*7)
•用模拟电路的方法实现
2.电路图设计（手工绘制，用Schametic Editing 输入电脑）
3.仿真验证（Spectre）
4.全定制版图设计（Layout Editing）
•用数字电路的方法实现
5.HDL代码编写（手工编写，用文本编辑器输入到服务器，再
利用Modelsim仿真验证）
6.逻辑综合及综合后时序验证（Design compiler和
Modelsim）
31/32
浙大微电子
7.自动布局布线的版图设计（Astro）
Thanks ！
浙大微电子
32/32