Transcript 数字IC基本单元结构

第五讲
数字IC基本单元结构
韩雁
2013.3
数字电路的基本库单元
1. 非门、或非门、与非门
2. 与或非门、或与非门
3. 三态门、传输门
4. 多路选择器
5. 异或门、同或门
6. D触发器
7. 锁存器
8. 半加器、全加器
9. 乘法器、平方器
10. 标准输入/输出单元
11. 通用双向I/O单元
2015/4/8
浙大微电子
2/23
1、非门、或非门、与非门
F= ABCD
2015/4/8
浙大微电子
3/23
2、与或非门、或与非门
与或非电路 F  AB  C  AB  C
或与非电路 F  ( A  B)C  ( A  B)C
2015/4/8
浙大微电子
4/23
3、三态门、传输门
A
F
E
提问：三态同相门如何搭建？
2015/4/8
浙大微电子
5/23
4、多路选择器
当条件T成立时, 输出A路信号
当条件T不成立时, 输出B路信号
逻辑功能：Z = (T & A ) | (! T & B )
2015/4/8
浙大微电子
6/23
MUX2HD1X
2015/4/8
浙大微电子
7/23
5、异或门、同或门
异或门真值表Z =XY+XY
X
Y
Z
0
0
0
0
1
1
1
0
1
1
1
0
可简化成6个管子
同或门真值表Z =XY+XY
2015/4/8
X
Y
Z
0
0
1
0
1
0
1
0
0
1
1
1
浙大微电子
8/23
XOR2版图
2015/4/8
浙大微电子
9/23
不
带
置
位
复
位
端
6、D触发器（DFF）
带
置
位
复
位
端
2015/4/8
浙大微电子
10/23
7、锁存器
2015/4/8
浙大微电子
11/23
8、半加器、全加器
半加器逻辑功能：
S=AB
C1 = AB
全加器逻辑功能：
S = A  B  C0
C1 = AC0 + BC0 + AB
2015/4/8
浙大微电子
12/23
全加器电路图（本位和S）
S = A  B  C0
= (A  B) C0 + (A  B) C0
当A  B = 1时, (A  B) = 0,
S = C0, 也就是说S选择了C0
当A  B = 0时, (A  B) = 1,
S = C0 , 也就是说S选择了C0
缓
冲
与
隔
离
2015/4/8
因此只要用一个二选一电路,
将A  B和A  B作为控制端,
让S在C0与C0之间选择即可。
浙大微电子
13/23
全加器电路图（进位C1）
C1 = AC0 + BC0 + AB
当控制端(A  B) = 1 时,
要么A = B = 0, 此时C1 = 0 = A
要么A = B = 1, 此时C1 = 1 = A
也就是说在(A  B) = 1的情况下
C1选择了A
当A  B = 1 时,A  B, C1 = C0
也就是说在A  B = 1的情况下,
C1选择了C0
即:将A  B和A  B作为控制端
让C1在A与C0之间选择即可。
2015/4/8
浙大微电子
14/23
9.1、乘法器
A7 A6 A5 A4 A3 A2 A1
× B7 B6 B5 B4 B3 B2 B1
p71 p61 p51 p41 p31 p21 p11
p72 p62 p52 p42 p32 p22 p12
p73 p63 p53 p43 p33 p23 p13
p74 p64 p54 p44 p34 p24 p14
p75 p65 p55 p45 p35 p25 p15
部分积（每行）
p76 p66 p56 p46 p36 p26 p16
p77 p67 p57 p47 p37 p27 p17
P14 P13 P12 P11 P10 P9 P8 P7 P6 P5 P4 P3 P2 P1
2015/4/8
浙大微电子
15/23
9.2 、平方器
p77 : p67 p57 p47 p37 p27 p17 p16 p15 p14 p13 p12 : p11
: p76 p75 p74 p73 p72 p71 p61 p51 p41 p31 p21 :
p66:p56 p46 p36 p26 p25 p24 p23:p22
:p65 p64 p63 p62 p52 p42 p32:
p55:p45 p35 p34:p33
:p54 p53 p43:
p44
p67 p57 p47 p37 p27 p17 p16 p15 p14 p13 p12 0 p11
p77
p56 p46 p36 p26 p25 p24 p23
p22
p66
p45 p35 p34
p33
p55
p44
2015/4/8
浙大微电子
16/23
2015/4/8
A
p34
HA
浙大微电子
p23
p24
p25
p26
p27
p17
HA
p12
p13
p14
p15
p16
p15
p23
p12
p13
HA
A1
A2
A3
A4
A5
A6
A7
A1
A2
A3
A4
A5
3
P1
FA
FA
FA
P2
FA
FA
P3
FA
FA
P4
FA
FA
P5
FA
p35
p36
p16
p24
p14
p17
p25
p26
p27
2
P6
FA
p45
p37
p34
p35
p36
p37
FA
P7
FA
p46
FA
P8
p56
p47
p45
p46
A6
1
P9
p57
p5(7:6)
P10
FA
P11
P12
p56
p47
或非门
P13
B
P14
p67
A7
Ain
p57
平方器的硬件实现
4
Port
D
D
p1(7:2)
p2(7:3)
C
HA
C
p3(7:4)
p4(7:5)
HA
B
HA
GND
Pout
Port
17/23
A
10、标准输入/输出单元
标准输入单元（数字电路）
标准输出单元（数字电路）
静电放电（ESD）保护
模拟电路输出单元
模拟电路输入单元
2015/4/8
浙大微电子
18/23
11、通用双向I/0单元
G
• 作为单纯输入电路使用时, G = 1, 外部信号即可从压焊块
PAD经由ESD保护电路和下面的三态门输送到内部接收
端A点。
• 作为输出缓冲电路使用时, G = 0, 内部信号即可从A点经
由上面的三态门输送到压焊块PAD输出。
• 作为双向I/O电路使用时, 只要在不同的时刻, G在0与1之
间切换, A端就既可以向外传送数据, 也可以向内接收数据。
2015/4/8
浙大微电子
19/23
标准I/O库单元版图
Buffer
ESD
2015/4/8
浙大微电子
PAD
20/23
版图与封装
PAD
压焊块
Wire Banding
金(铝)线压焊
带封装模型的仿真
PIN
管脚
2015/4/8
-- 射频电路必须做！
浙大微电子
21/23
2015/4/8
11
10
9
8
7
6
5 4
3
13 14 2 15 1
封装总图与压焊图(打线图)
浙大微电子
22/23
Thanks ！
2015/4/8
浙大微电子
23/23