Transcript 第4回
電子回路Ⅰ 第４回(2008/10/27) 電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス 今日の内容 電界効果トランジスタ(FET)とは？ FETの種類 接合型FETの構造 接合型FETの動作原理 MOSFETの構造 MOSFETの動作原理 バイアス回路 電界効果トランジスタとは？ 電界効果トランジスタ(Field Effect Transistor) 電界によってキャリア（電子、正孔）の流れる経 路を変化させて、電流量を制御する素子 原理的には電界（＝電圧）のみ印加 バイポーラトランジスタでは、ベース電流によって コレクタ電流を制御 FETの種類 •接合型FET キャリアの移動する経路の幅を変化させて、電流を制御 •MOSFET キャリアの密度を変化させて、電流を制御 集積回路、メモリなどで頻繁に利用されている どちらのタイプでもエンハンスメント型とデプレーション型がある 接合型FETの構造（nチャネル） ゲート ソース ドレイン pn接合（前回の資料より） p 接合直前 n アクセプタイオン 接合後 ドナーイオン 空乏層 （空間電荷層） 電位 接合直後 拡散によりキャリアが移動する 位置 pn接合に逆バイアスを印加 p n 電位 空乏層 （空間電荷層） 位置 バイアスを印加 することにより、 キャリアの存在 できない領域を 制御できる 接合型FETの動作原理 ゲート電圧(VGS)によってチャネル幅を制御 VGSは逆バイアスなので、ゲート－ソース間に電流は流れない ゲート ドレイン ソース MOSFETの構造（nチャネル） MOS ・・・ Metal – Oxide - Semiconductor ゲート電圧とチャネル VTのTはthresholdの頭文字 VG<0 蓄積モード 0<VG<VT 空乏モード VG>VT 反転モード MOSFETの動作原理 ゲート電圧(VGS)によってキャリア密度を制御 酸化膜（絶縁）があるので、ゲート－ソース間に電流は流れない nチャネルとpチャネル キャリアは電子 キャリアは正孔 電流の担い手は電子または正孔 ・・・ ユニポーラトランジスタ エンハンスメント型とデプレーション型 VGS増加で ID増加 VGS増加で ID減少 nチャネル、pチャネル、エンハン スメント型、デプレーション型 VGSとIDの関係は 入力と出力の関係はどのように定義するか？ 出力 IC バイポーラトランジスタでは IC IC ,：電流増幅率 I B IE 入力 IB E VBE VCE RL IE FETでは gm C B I D VGS V DS gm ：相互コンダクタンス 傾き=gm FETの回路記号 •教科書の記号は古い •現在は○なし •G2はSと同電位にする ことが多い FET バイポーラTr ゲート ベース ソース エミッタ ドレイン コレクタ FETの基本的なバイアス回路 •ゲートには逆バイアスを印加 •ゲート電流は流れない •ドレイン電流IDは次式で近似できる VGS I D I DSS1 VP n IDSS：VGS=0におけるドレイン電流 VP：ピンチオフ電圧 n=1.5～2 バイアス回路 なぜバイアス回路が必要か？ 微小信号iBを入力したとき、 VBEに重畳して増幅する RB IBは交流信号（であることが多い） トランジスタ、FETは負の電流 入力 iB は流せない 直流に交流を重畳して増幅 RC 出力 iCRC VCE VBE VCC 入力と出力の関係 （ダイオードの場合） 出力 入力 動作点の決め方 右の回路でどのようにR1を決めるか？ 使用するトランジスタの特性表を参照 R1 VCE VBE 出力の仕様（電力）によって抵抗RCと電源でVCCが決まる IC 0のとき VCE VCC VCE 0のとき IC VCC /RC 負荷線の式 VCC I C RC VCEより 1 VCC VCE IC RC 使用したい中心のICの値を決める 動作点 RC I B R1 VBE VCCより 1 R1 VCC VBE IB VCC FETのバイアス回路（2電源の場合） （nチャネル、デプレーション型） VDS VDD I D RDより 1 VDD VDS ID RD 負荷線 ゲート電流は流れない(IG=0)ので、 RGの値は任意 FETのバイアス回路（1電源の場合） （nチャネル、デプレーション型） ゲートバイアス用抵抗 VGS I D RS VDS VDD I D RD RS 一般的には RD RS より VDD VDS ID RD RS Q点を動作点に選ぶと、 VGS 0.16V RS 53 ID 3.0mA FETのバイアス回路 （nチャネル、エンハンスメント型） R1とR2の比でゲート電圧を決める R2 VGS VDD R1 R2 VDS VDD I D RD FETのバイアス回路 （デプレーション、エンハンスメント） RSを入れると + R2 VGS VDD I D RS R1 R2 + - RS、 R1、 R2の選び方によって、 VGSは＋にもーにもできる - 例題 右図において、IDSS=10mA、VP=－0.80V、 n=2.0のJFETをID=2.0mA、VDS=5.0Vで 動作させたい。このときの回路定数（RD、 RS）を求めよ。但しVG=2.0Vとする。 RD VDS VG 12V VGS RS