Transcript Slayt 1 - YT&#220

Programlanabilir
Mantık
Tümdevreleri
Tasarımı
Ümit Göğüsgeren
Herşey bir toz bulutu idi.
Döne döne soğudu, yoğunlaştı.
Elementler oluştu.
Yarıiletkenler
Metaller: Elektrik akımını iletirler
Yalıtkanlar: Elektrik akımını iletmezler
3
YARIİLETKENLER
Tümleşik Devreler (IC)
Ayrık Elemanlar (Discrete)
Birden fazla tranzistor
Diyot
Tek bir yarıiletken üzerinde
Tranzistor
Karmaşık devreler
Tristör
Pentium 10 Milyon Tranzistor üstü
FET
UJT
Güç elektroniği ve
OptoElektronik
TÜMDEVRELER (Integrated Circuits)
Sayısal Tümdevreler
-Yalnız 2 seviye vardır 0
veya 1
- Kolay bilgi işleme ve
depolama
- Gürültüye dayanıklı
1
0
Analog Tümdevreler
- Geniş bir gerilim bölgesinde
çalışırlar
- Kontrolu sayısal devrelere göre
zordur
- Gürültü üretir ve kapabilirler
Sayısal Tümdevreler (Digital ICs)
Mantık Tümdevreleri
Bellekler
Mikro İşlemciler
- Sayısal mantık
işlemlerini gerçekler
- Sayısal bilgiyi
-Program akış mantığına
depolayan tümdevreler göre çalışırlar
- Paralel çalışan devreler
- DRAM
- SRAM
- FLASH
- EPROM
- uP , uC , DSP
Sayısal Mantık Tümdevreleri (Digital Logic ICs)
Uygulamaya Özgü
Tümdevreler (ASIC)
Uygulamaya Özgü
Standart Ürünler (ASSP)
Standart Ürünler
(Standard Products)
-Sadece tek bir ürün
için özel tasarım
- Kaydedicileri programla
-Fonksiyonları tanımlı
- DVB tümdevreleri
-Katalog ürünleri
- MP3 , MPEG
tümdevreleri
-74xxx , CD4000
-Fabrikadan yarımamül veya tam
mamül olarak çıkar
-TTL , CMOS
UYGULAMAYA ÖZGÜ TÜMDEVRELER
(APPLICATION SPECIFIC INTEGRATED CIRCUITS)
Programlanabilir Mantık
Ürünler (PLDs)
Özel Tümdevreler
(Custom ICs)
-Yarı işlenmiş ürün
-Tam bitmiş ürün (tak çalıştır)
-Tasarımcının / Üreticinin prog.
-Tasarımcının ön çalışması
-Kolay prototip geliştirme
-Birdefaya özgü bedel (NRE)
-Ön maliyet (NRE) gerekmez
-Uzun üretim süreci
-Kapı Dizileri (Gate Arrays)
-Standard Cells
-Tam Özel (Full Custom)
Programlanabilir Mantık Ürünler
(Programmable Logic Devices)
-70 lerde ROM lojik
Karmaşık PLDler
(CPLD)
Programlanabilir
Kapı Dizileri (FPGA)
-Çarpımların Toplamı
-80 sonları EPROM
-Kapı dizisi yapısında
-Birden fazla PAL bloğu
-Programlanabilir
arabağlantılar
Basit PLDler
-Programlanabilir
bağlantı noktası
-PROM
-Esnek Anahtarlama
matrisi
-PLA
-Makro hücre
-PAL
-Öngörülebilir
zamanlama
-FLASH teknolojisi
-Esnek Giriş/Çıkış
blokları
-Programlanabilir Lojik
Hücreler
-Lojik fonksiyona bağlı
zamanlama
PLD Teknolojileri
Uçuculuk
Tekrar-Programlama
1 - Sigorta
Kalıcı
Yok
2 - EPROM
Kalıcı
UV ışıkla silinip
3 - EEPROM/FLASH
Kalıcı
Elektriksel silinip
4 - Ters - Sigorta (Antifuse)Kalıcı
5 - SRAM
Uçucu
Yok
Dış bellekten yükleme
Sigorta Teknolojisi
Ters - Sigorta (Antifuse) Teknolojisi
Önce
Sonra
EPROM Teknolojisi
LUT Temelli FPGA’in
Lojik birimi
Çoklayıcı Temelli FPGA’in
Lojik birimi
Lojik Hücre (Logic Cell) Yapısı
Slice Yapısı
Xilinx CLB Yapısı
Xilinx Block RAM
Xilinx MAC Yapısı
Xilinx Embeded Hard uP Yapısı
Şematik Tasarım Giriş Yöntemi
Tasarımcıya, devreyi grafik olarak tanımlamasına olanak sağlar.
Gerçek Bir Tasarımdan Örnek
Ortalama herbir
sayfada 200 kapı
yer alır
50 sayfa şema !
200 kapı/sayfa X 50 sayfa = 10,000 eşdeğer kapılık tasarım
Alternatif Tasarım Giriş Yöntemi
Hardware Description Language (HDL)
VHDL (VHSIC High-Level Design Language)
Verilog HDL
16 x 16 Çarpma Devresi
32 x 32 Çarpma Devresine Çevirme
30 sayfayı 3 kere kopyala ve 90 sayfada düzeltme: 4 saat
VEYA
15 yerine 31,
31 terine 63:
4 saniye
entity MULT is
31
port(A,B:in std_logic(15 downto 0);
Y:out std_logic(31 downto 0));
63
end MULT;
architecture BEHAVE of MULT is
begin
Y <= A * B;
end BEHAVE;
Simülasyon Aşaması
Simüle edilen devre
A
D Q
Q
>
B
R
C
D Q
D
S
>
netlist
Giriş Test Vektörleri
Çıkış Test Vektörleri
Simülatör
A
B
C
D
0
0
0
0
1
0
0
0
1
1
0
1
0
1
1
0
0
1
1
1
0
0
0
0
Devreye giren işaretlerin
akışı
Q
R
S
0
0
0
0
1
0
1
1
0
1
1
0
0
1
1
0
0
1
Devrenin simülatör çıkışı
Yerleştirme ve Bağlama Aşaması
Yükleme / Programlama Aşaması
Download
Download
Cable
Target Device
on PCB
Program
Target
Device
Programmer