Transcript KEA_SKA_4_RAM - KTU
KOMPIUTERIŲ ELEMENTAI ir ARCHITEKTŪRA
ŠIUOLAIKINIŲ KOMPIUTERIŲ ARCHITEKTŪRA
Doc.
Stasys Maciulevičius
Kompiuterių katedra
Ankstesnėje paskaitoje
Hierarchin ė atminčių sistema Spartinančioji atmintis [kešas] Kešo tipai Išrinkimas iš kešo ir įrašymas į jį Specialūs kešai DRAM, jos tipai DDR, DDR 2, DDR 3 atmintys Atminčių laiko parametrai 2011 ©S.Maciulevičius 2
Šioje paskaitoje
DRAM moduliai DRAM modulių tipai Klaidų kontrolė Klaidų korekcija – Hemingo kodas Atminties valdymas 1, 2, 4, ... kanalai Virtualioji atmintis Atminties segmentavimas Atminties puslapiavimas Adresų transliacija 2011 ©S.Maciulevičius 3
DRAM moduliai
SIPP – Single In-Line Pin Package
adatiniai kontaktai (30 kontaktų) nepraktiški - lankstosi, nulūžta
SIMM – Single In-Line Memory Module
“trumpieji” (90 mm) – 30 kontaktų, 8 bitai “ilgieji” (108 mm) – 72 kontaktai, 4 baitai 32, 36 (lyginumo kontr.) galimas baito išrinkimas ECC-36 ir ECC-40 – su klaidų korekcija kontaktai PD nurodo talpą (4, 8, 16, 32 MB)
DIMM – Dual In-Line Memory Module
133,35 mm – 168 kontaktai, 8 baitai 64 (paprasta) , 72 (lyginumo kontr. arba klaidų korekcija), 80 bitų (klaidų korekcija) 2011 ©S.Maciulevičius 4
2011
DRAM moduliai
SO DIMM – Small Outline Dual
In-Line Memory Module
60 mm – 72 kontaktai, 4 baitai talpa – 2 - 32 MB 60 mm – 144 kontaktai, 8 baitai talpa – 8 - 64 MB
88-pin DRAM cards
miniatiūriniai moduliai: 85,5 54 3,3 mm 88 kontaktai, 2 arba 4 baitai talpa – 2 - 36 MB ©S.Maciulevičius 5
SDRAM modulis
2011 ©S.Maciulevičius 6
DRAM moduliai
2011 ©S.Maciulevičius 7
DRAM moduliai
DIMM’ų aukštis taip pat įvairus: • anksčiau DIMM aukštis buvo 1.5 ir 1.7 colio; • atsiradus į spintas montuojamiems (rack mounted) serveriams teko tokius modulius montuoti kampu, tad buvo sukurti žemo profilio moduliai, kurių aukštis 1.2 colio; • kai serveriai tapo dar plonesni, šiuos modulius teko vėl paversti, todėl buvo sukurti labai žemo profilio ( VLP - Very Low Profile) moduliai, kurių aukštis 0.72 colio. 2011 ©S.Maciulevičius 8
DDR, DDR2 ir DDR3 DIMM’ai
2011 ©S.Maciulevičius 9
Registrinės atminties moduliai
Registr inės atminties
DIMM’ų adreso ir valdymo signalų linijose yra įmontuoti registrai, kurie veikia kaip buferiai tarp CPU ir atminties. Aišku, jie šiek tiek padidina išrinkimo laiką Registr inės atminties DIMM’us rekomenduojama naudoti serveriuose, tačiau žaidimams skirtuose kompiuteriuose jie nerekomenduojami Registr inė atmintis dar vadinama
buferizuota atmintimi
, skiriant ją nuo
nebuferizuotos atminties
Todėl, naudojant nebuferizuotus DIMM, jų skaičius neviršija 4, o buferizuotų DIMM skaičius gali siekti nuo 8 iki 16 2011 ©S.Maciulevičius 10
FB-DIMM
Siekiant padidinti serveriuose naudojams atminties talpą, buvo sukurti
FB-DIMM
(
Fully
Buffered DIMM
) moduliai Pagrindinis jų skirtumas nuo yra tai, kad FB-DIMM moduliai jungiami su DRAM kontroleriu (VSR) nuosekliąja magistrale (panašiai kaip kad PCI Express), tuo tarpu kai tradiciniai lygiagrečiąja Nuoseklus perdavimas reikalauja mažiau linijų, tad galima didinti kanalų skaičių, t.y. - pralaidumą ©S.Maciulevičius 2011 11
FB-DIMM
FB DIMM nuoseklioje magistralėje naudoja 10 porų linijų duomenims perduoti iš VSR į DIMM lizdus, taip pat 12 ar 14 por ų – priešinga kryptimi Kiekvienos poros viena linija perduodamas signalas, o kita – jo inversija (taip daroma duomenų mainų teisingumui užtikrinti ir vadinama
diferencialiniu perdavimu
) ©S.Maciulevičius 2011 12
FB-DIMM
2011 ©S.Maciulevičius 13
FB-DIMM
FB-DIMM tr ūkumas – nuosekliai magistralei reikalingas didelis darbo dažnis, 4 kartus didesnis nei magistralės. Tai kelia papildomas technines problemas: sunkiau stiprinti signalus, didesnis dažnis sąlygoja didesnį šilumos generavimą Netrukus inžinieriai sugalvojo alternatyvų būdą LRDIMM 2011 ©S.Maciulevičius 14
LRDIMM
LRDIMM
–
Load Reduced Dual In-Line Memory Module
(i šbalansuotos apkrovos DIMM, Elpida), pasižymi didžiausiu tankiu tarp DIMM; skirtingai nuo RDIMM čia buferizuojami ir duomenys LRDIMM sudaro net 72 šiuolaikinės 40nm technologijos 4 gigabit ų DDR3 SDRAM Du procesorius turin čiame serveryje gali būti ne daugiau kaip 16 paprast ų DIMM, tuo tarpu daudojant LRDIMM – net 24 DIMM. Naudojant 32GB LRDIMM, sistemos atmintis gali siekti 768GB 1.5 kartų daugiau 2011 ©S.Maciulevičius 15
LRDIMM ir FBDIMM
2011 ©S.Maciulevičius 16
SPD
Pagal JEDEC standartą kiekviename modulyje turi būti nedidelė speciali ROM mikroschema, vadinama SPD –
Serial Presence Detect,
kurioje laikoma informacija: apie konfigūraciją ir tipą apie laiko diagramą (“taimingus”) apie t emperatūrinį režimą (DDR2 moduliams) apie gamintoją (jo kodas) serijinis numeris pagaminimo data 2011 ©S.Maciulevičius 17
SPD
Pavyzdžiui, testas CPU-Z rodo tokią informaciją apie modulį iš SPD: 2011 ©S.Maciulevičius 18
Lyginumo kontrolė
0 1 0 1 0 1 1 0 k
k = b 0 k = 1 b b 0 1 … b 1 b … 7 - lyginumo b 7 - nelyginumo 2011
1 Adreso magistr.
AR Informaciniai baitai m Kontroliniai bitai 1 DR n n k k Duomenų magistralė Kontrolinių bitų formavimo / kontrolės schema klaida n Duomenų magistralė Paprastai k=n/8
©S.Maciulevičius 19
Klaidų kontrolė ir korekcija
Hemingo kodas:
ištaiso pavienes klaidas ir fiksuoja daugelį kartotinių.
Kodo ilgis paprastai
k=log 2 n + 1;
plius lyginumo kontrolė -
k=log 2 n + 2 1 1 n Duomenų magistralė Adreso magistr.
AR m Informaciniai baitai Kontroliniai bitai DR n k k k Hemingo kodo formavimas Hemingo kodo kontrolė k Korek n schema n klaida
2011 ©S.Maciulevičius 20
Hemingo kodas
2011 Bitas Pozicija Kontr. Duom.
12 1 1 0 0 D8 11 1 0 1 1 D7 10 1 0 1 0 D6 9 1 0 0 1 D5 8 1 0 0 0 K8 7 0 1 1 1 D4 6 0 1 1 0 D3 5 0 1 0 1 D2 4 0 1 0 0 K4 3 0 0 1 1 D1 2 0 0 1 0 1 0 0 0 1 K2 K1 Hemingo kodas ištaiso pavienes klaidas ir fiksuoja daugelį kartotinių Kodo ilgis paprastai ©S.Maciulevičius
k=log 2 n + 1 ;
plius lyginumo kontrolė -
k=log 2 n + 2
21
Hemingo kodo formavimas
K1 = D1
K2 = D1
D2
K4 = D2
D3
D3
D4
D4
D4
D5
K8 = D5
D6
D6
D7 D7 D7
D8 D8
2011 Pvz., tegul duomenų žodis yra 00111001, o D1 bitas - dešinėje. Tuomet:
K1 = 1
K2 = 1
K4 = 0
K8 = 1
0 0 0 1
1 1 1 0
1 1
0 = 0 = 1 0 0 = 0 = 1 1
Duomenų žodis saugomas kartu su kontroliniais bitais:
0011 0 100 1 1 11
©S.Maciulevičius 22
Klaidos korekcija
Tegul dėl trikio pasikeite vienas bitas, pavyzdžiui, vietoj:
001101001111
turime
001101 1 01111
Paskaičiuojame Hemingo kodą:
K1 = 1
K2 = 1
K4 = 0
K8 = 1
0 1 1 1
1 1 1 0
1
1
0 = 0 0 = 0 0 = 1 0 = 0
Kodus susumuokime mod2:
K8 K4 K2 K1 0 1 1 1 0 0 0 1 0 1 1 0
– tai pakeisto bito numeris 2011 ©S.Maciulevičius 23
Klaidų korekcija: pertekliškumas
2011
1 klaidos korekcija Duom. bitų Kontr. bitų Perteklius % 1 klaidos korekcija, 2 klaidų aptikimas Kontr. bitų Perteklius %
8 4 50,00 5 62,50 16 32 5 6 31,25 18,75 6 7 37,50 21,88 64 128 256 7 8 9 10,4 6,25 3,52 8 9 10 12,50 7,03 3,91 ©S.Maciulevičius 24
Atminties valdymas
2011 CPU, kreipdamasis į atmintį, naudoja tokius signalus (linijas): adresą, RD (skaityti) ir WR (įrašyti), duomenų Kaip matėme, DRAM valdymui reikalingi signalai: adresas (eilutės ir stulpelio), strobavimo signalai RAS ir CAS, WE (įrašyti) duomenų žodis, OE (išėjimo buferių valdymui).
©S.Maciulevičius 25
Atminties valdymas
Todėl reikalingos schemos, transformuojančios CPU kreipinio signalų rinkinį į atminčiai valdyti reikalingus signalus: D A D A
DRAM CPU
Rd Wr
DRAM kontro leris
RAS# CAS# WE# OE# ©S.Maciulevičius 2011 26
DRAM kontroleris
DRAM kontroleris, transformuodamas CPU kreipinio signalų rinkinį į atminčiai valdyti reikalingus signalus, kartu ir formuoja laiko diagramą pagal konkrečiam DRAM tipui (DDR2, DDR3, ...) reikalingą jų tarpusavio išdėstymą (žr. skaidres su laiko diagramų pavyzdžiais) 2011 ©S.Maciulevičius 27
Atminties valdymas
Šiuolaikiniuose kompiuteriuose toks atminties kontroleris dažnai įeina į VSR (chipset) sudėtį:
FSB
CPU VSR
(šiaurinis tiltas)
ATM
©S.Maciulevičius 2011 28
Skaitymo ir įrašymo sparta
Skaitymo ir įrašymo sparta teoriškai ribojama tik pačios DRAM pralaidumu Pavyzdžiui, dviejų kanalų DDR2-800 atminties kontroleris teoriškai gali užtikrinti tokią spartą: 8 B (magistralės plotis) * 2 ( kanalų skaičius) * 2 (DDR protokolas, užtikrinantis 2 duomenų paketų perdavimą 2011 per 1 taktą) * 400 000 000 (faktinis magistralės dažnis 400 MHz) = 12800 mln. bait ų per sekundę ©S.Maciulevičius 29
Skaitymo ir įrašymo sparta
Praktiniai testai rodo mažesnę skaitymo ir įrašymo spartą Čia pasireiškia ir atminties kontrolerio konstrukcijos “neįdealumas”, papildomi nuostoliai dėl CPU kešavimo posistemio darbo Tačiau reikia įvertinti ir tai, kad “linijinė” skaitymo ir įrašymo sparta nėra vienintelė charakteristika, turinti įtakos faktinei CPU 2011 darbo su atmintimi spartai ©S.Maciulevičius 30
Skaitymo ir įrašymo delsa
Delsa
(
vėlinimas, latentiškumas
) – kita ne mažiau svarbi atminties posistemio darbo spartos charakteristika Didelė mainų sparta reikalinga tuomet, kai duomenų apimtis santykinai didelė; tačiau kai reikia perskaityti (ar įrašyti) “po truputį iš/į įvairių vietų”, į pirmąjį planą iškyla delsa – laikas, reikalingas pradėti skaityti duomenis tam tikru adresu 2011 ©S.Maciulevičius 31
DDR2 laiko diagrama ir delsa
2011
Delsa
©S.Maciulevičius 32
Skaitymo ir įrašymo delsa
Bendra atminties posistemio delsa priklauso ne tik nuo jo paties, bet ir nuo atminties kontrolerio ir jo vietos sistemoje Kaip tik todėl AMD pirmoji (kuriant AMD64 architektūrą) pirmoji įkėlė atminties kontrolerį į procesoriaus kristalą Intel tokį žingsnį žengė vėliau – kuriant Core iX architektūrą 2011 ©S.Maciulevičius 33
Atminties valdymas
Kai kuriuose šiuolaikiniuose kompiuteriuose toks atminties kontroleris jau realizuojamas procesoriaus kristale:
FSB
CPU VSR
©S.Maciulevičius 2011
ATM
34
1, 2, 4, ... kanalai
Kiekviena kompiuterinė (ypač – multiprocesorinė) sistema turi būti gerai subalansuota: per greita atmintis yra brangi, per lėta – smarkiai sumažina našumą.
Jei vienprocesorinei sistemai pakanka dviejų kanalų DDR, tai dviprocesorinei sistemai reikėtų keturių kanalų, dar sudėtingesnei - aštuonių (?).
Keturi kanalai Intel VSR planuojami netolimai ateičiai.
2008 metais sukurti FB DIMM leidžia kurti 6 ir 8 kanalų atminties sistemas serveriams.
2011 ©S.Maciulevičius 35
2 kanalų atmintis
2011 ©S.Maciulevičius 36
2 kanalų atmintis kompiuteryje
1 kanalas 2 kanalas Atkreipkite dėmesį, kad spalvomis išskiriami lizdai kiekviename kanale 2011 ©S.Maciulevičius 37
2011
3 kanalų atmintis ir Core i7
DDR3 modulis (8,5 GB/s)
Intel Core i7
DDR3 modulis (8,5 GB/s) DDR3 modulis (8,5 GB/s) QPI (21,6 GB/s)
X58 IOH (I/O Hub) ©S.Maciulevičius 38
3 kanalų atmintis kompiuteryje
2011 ©S.Maciulevičius 39
3 kanalų atmintis
Tai firmos Corsair sukurti DDR3 atminties modulių komplektai, optimizuoti darbui su Core i7 Jų darbo dažnis 1333, 1600 arba 1866 MHz Modulių talpa - 1 arba 2 GB 2011 ©S.Maciulevičius 40
Virtualioji atmintis
Šiuolaikiniai kompiuteriai vienu metu gali vykdyti kelias programas (pseudolygiagretus ir lygiagretus darbas) Kiekviena tokia programa (procesas) turi atskirą kodo ir duomenų sritį Mechanizmas, kuris užtikrina sąlygas keliems procesamas vykti vienu metu, korektiškai pasidalijant atmintį ir teisingai vykdant informacijos adresavimą, bei programos loginių adresų transformavimą į fizinius adresus, vadinamas
VIRTUALIĄJA ATMINTIMI.
2011 ©S.Maciulevičius 41
Virtualioji atmintis
Be to, virtualioji atmintis pasirūpina, kad procesui reikalinga informacija (programos kodas bei duomenys) reikiamu momentu atsidurtų pagrin dinėje atmintyje, saugo procesui išskirtą sritį nuo kitų procesų.
Virtualioji atmintis fiziniu po žiūriu – pagrindinė atmintis plius dalis išorinės (kodėl – dalis?), apjungtos priemonėmis adresams transformuoti ir informacijai persiųsti tarp šių lygmenų.
Virtualioji atmintis loginiu po žiūriu – išplėsta vieningai adresuojama atminties sritis.
2011 ©S.Maciulevičius 42
2011
Pagrindinė ir išorinė atmintys
Segmento (puslapio) įkrovimas CPU reg.
Kešas Pagrindinė atmintis Virtualioji atmintis Segmento (puslapio) iškrovimas Išorinė atmintis
©S.Maciulevičius 43
Virtualioji atmintis
Du pagrindiniai virtualiosios atminties realizacijos principai:
1) Segmentavimas
– uždaviniui spręsti reikalinga atminties sritis vadinama segmentu.
Segmentas
– ištisinė atminties sritis. Jo dydis priklauso nuo uždavinio poreikių. Vienam uždaviniui gali būti suformuoti keli segmentai – kodo (programos), duomenų, steko.
2) Puslapiavimas
– atmintis padalinama į fiksuoto dydžio blokus, vadinamus
puslapiais
. Uždaviniui spręsti reikalinga atminties sritis užima tam tikrą puslapių skaičių. Vienam uždaviniui išskirti puslapiai gali būti išdėstyti atmintyje bet kuria tvarka.
2011 ©S.Maciulevičius 44
2011
Segmentai atmintyje
Op. sistema 1 procesas Op. sistema Op. sistema Op. sistema 2 procesas 3 procesas 4 procesas 5 procesas 2 procesas 3 procesas 4 procesas 5 procesas 2 procesas 3 procesas 5 procesas 2 procesas 3 procesas 6 procesas 5 procesas ©S.Maciulevičius 45
2011
Segmentavimo mechanizmas
31 24 23
Segmento Nr.
Baito adresas 8 Segment ų lentelė Segm.Nr. 32 bait ų bazė 0 20000H 1 4F000H 2 8000H … ….
24
0
8000 Atmintis 2 segm 20000 0 segm.
4F000 1 segm.
©S.Maciulevičius 46
2011
Paprastas segmentavimo mechanizmas
Programos ilgis Duomenų ilgis Steko ilgis Programos bazė Duomenų bazė Steko bazė Segmentas Poslinkis MUX MUX Kompa ratorius Suma torius Puslapio klaida Fizinis adresas
©S.Maciulevičius 47
2011
Segmentavimo mechanizmas IA-32
15 0 31 0
Selektorius Vykdomasis adresas Deskriptorių lentelė Segmento deskriptorius Bazės adresas +
31
Fizinis adresas
0 ©S.Maciulevičius 48
Segmentavimo mechanizmas IA-32
• • • IA 32 architektūroje segmentavimui palaikyti yra tokios priemonės: fizinių adresų formavimo mechanizmas segmentų deskriptorių lentelės • • • lokali deskriptorių lentelė (LDT) globali deskriptorių lentelė (GDT) pertraukčių deskriptorių lentelė (IDT) privilegijų sistema • • Kiekvienai lentelei priskirtas atitinkamas procesoriaus registras, kuriuose būna nurodyti: 16 bitų ribos reikšmė (lentelės dydis) 32 bitų bazės adresas (lentelės vieta atmintyje) ©S.Maciulevičius 2011 49
Adresų erdvės IA-32
IA 32 architektūroje turime tris tokias adresų erdves: •
loginių adresų
erdvę; loginį (dar vadinamą virtualiu) adresą sudaro segmento selektorius ir adresas segmento viduje; 2 14 selektorių 4 GB = 64 TB •
tiesinių (linear) adresų
erdvę; tiesinį adresą gauname segmentavimo įtaiso išėjime, transliavus loginį adresą; •
fizinių adresų
erdvę; fizinį adresą gauname puslapiavimo įtaiso išėjime; jei puslapiavimas nenaudojamas, fizinis adresas sutampa su tiesiniu; šis adresas (BE7-BE0 bitai ir A31 A3) paduodamas į atmintį.
2011 ©S.Maciulevičius 50
2011
Segmentavimo mechanizmas IA-32
Selektoriaus formatas 15 3 2 1 0
Indeksas TI RPL
TI – deskriptorių lentelė: TI=0 – lokali (LDT), TI=1 – globali (GDT) RPL – reikalingas privilegijų lygis
Duomen ų segmento deskriptoriaus formatas
31 16 15
BAZ Ė 31..24 G B 0 AVL RIBA 19..16 KREIPTIES TEISĖS BAZ Ė 23..16
0
BAZ Ė 15..0 RIBA 15..0
G – ribos granuliariškumas: G=0 – baitais, G=1 – puslapiais (4KB) B – maksimalus segmento dydis: B=0 – 64KB, B=1 – 4GB AVL – laisvas laukas ©S.Maciulevičius 51
2011
Segmentavimo mechanizmas IA-32
P DPL 1 0 E W A
Kreipties teisių laukas: P –
Present
– ar segmentas yra atmintyje DPL – deskriptoriaus privilegijų lygis A – E –
Accessed
– ar buvo kreiptasi į segmentą
Expand Down
– kuria kryptimi išplečiamas segmentas W – E=0 – plečiamas aukštyn - E=1 – plečiamas žemyn
Writeable
– ar galima rašyti duomenis į segmentą Kodo segmento (į jį rašyti negalima) kreipties teisių lauke vietoje bito E yra bitas C, o vietoj W – bitas R: C –
Conforming
– koks turi būri privilegijų lygis, kad segmentas būtų vykdomas R –
Readable
– ar galima skaityti iš segmento ©S.Maciulevičius 52
Paprastas puslapiavimo mechanizmas
Loginio puslapio numeris Baito poslinkis
2011
Puslapių lentelė
Apsaugos bitai
Fizinio puslapio numeris Baito poslinkis
©S.Maciulevičius 53
2011
Segmentavimo + puslapiavimo mechanizmas IA-32
15 0 31 0
Selektorius Vykdomasis adresas Deskriptoriaus indeksas
32 14 32
Segmentavimo įtaisas Tiesinis adresas Puslapiavimo Įtaisas (nebūtinas)
32 31
Fizinis adresas
0 ©S.Maciulevičius 54
2011
IA-32 puslapiavimo mechanizmas
Vykdomasis adresas Katalogas Puslapio numeris Baito poslinkis Puslapis (4 KB)
10 12 10
Puslapių lentelė Objektas Puslapių katalogas PTE PDE CR3 (PDBR) Valdymo registras
( Page Directory Phys. Base Address )
©S.Maciulevičius 55
Adresų transliacija
Virtualiojo adreso transformacija į fizinį vadinama
adresų transliacija
.
Problema – papildomas žingsnis – kreipinys į puslapių lentelę. Kaip paspartinti kreipinius?
1) 2) 3) Puslapių lentelę saugoti procesoriuje – nerealu, nes puslapių lentelė užima daug vietos – šimtus kilobaitų. Pavyzdžiui, jei puslapio dydis 4 KB, tai 512 MB atmintį sudaro 512 MB/4 KB =128 K puslapi ų!
Puslapių lentelės dalį saugoti procesoriuje esančiame specialiame keše. Kiekvienas tokio kešo įrašas užtikrina greitą transliaciją, kreipiantis net į 1000 žodžių.
Papildoma priemonė – adresų transliaciją vykdyti lygiagrečiai su kreipiniu į kešą.
2011 ©S.Maciulevičius 56
Sparčiosios transliacijos buferis
2011
Loginis adresas iš procesoriaus Loginio puslapio numeris Baito poslinkis Puslapių lentelė Miss Įkrauti TLB Sparčiosios transliacijos buferis Hit Puslapio atmintyje nėra Puslapi ų mainai su disku
OR
Fizinis adresas į atmintį Fizinio puslapio numeris Baito poslinkis
©S.Maciulevičius 57
2011
Tiesioginio atvaizdavimo TLB ir kešas
Loginis Loginio puslapio numeris Baito poslinkis adresas Tegas Indeksas Indeksas Baitas TLB Kešas =?
Hit
Hit
Fizinis adresas
©S.Maciulevičius
=?
Hit
Duomenų eilutė Baito Nr.
58
2011
Adresų transliacija procesoriuose
A dresų transliaciją valdo įtaisas, vadinamas
atminties dispečeriu
(MMU –
Memory Management Unit
).
MMU gali būti: 1) CPU kristale:
CPU
Intel procesoriai MMU 2) Realizuotas atskirai: MC68020
CPU +
MMU MC68851 ©S.Maciulevičius 59
MPC601 atminties dispečeris
2011
32 Perėjimo komandų įt.
32 Komandų išrinkimas 32 Kešo tegai Komandų eilė ir skirstymo logika Valdymo įtaisas 32 Sveikųjų sk.
įtaisas 32 32 32 Slankaus kabl.
įtaisas 64 MMU 32 32 KB duomenų 256 32 256 Atminties eilė ir magistralės sąsajos įtaisas 32 Adresas 64 Duomenys
©S.Maciulevičius 60
AMD K7 mikroarchitektūra
2011 ©S.Maciulevičius 61
Kontroliniai klausimai
3.
4.
5.
6.
7.
8.
1.
2.
K okio tipo atminties modulius žinote?
K ą vadiname registrine [buferizuota] ir nebuferizuota atmintimi?
Kuo naudinga buferizuota atmintis?
K ą vadiname FB-DIMM atmintimi?
K ą vadiname LRDIMM atmintimi?
Kaip atliekama atminties kontrol ė?
Kaip formuojamas Hemingo kodas?
Kaip atliekama atminties klaid ų korekcija?
2011 ©S.Maciulevičius 62
Kontroliniai klausimai
9.
K ą vadiname virtualiąja atmintimi?
10.
K ą vadiname segmentais ir kaip jie panaudojami?
11.
K ą vadiname puslapiais ir kaip jie panaudojami?
12.
Kas yra “adresų transliacija”?
13.
Kaip paspartinama adres ų transliacija?
©S.Maciulevičius 2011 63
Kitą kartą
Kompiuterio magistralės ir informacijos mainų jose valdymas Sąsajos diskams ir kitiems išoriniams įtaisams prijungti
©S.Maciulevičius 2011 64