Transcript Document

Chapter 2
2016년 3월 2일
1
• IC 설계의 2가지 접근 방법
– 양자역학  고체물리  반도체 물리  소자 모델링
 회로설계
– 반도체 소자를 하나의 black box로 표현: terminal 전압
과 전류로 표현  회로 설계 (내부 동작은 관심 없음)
두 접근 다 최적은 아님.
• 현대 IC 산업에서는 반도체 소자에 대한 이해가
필수
• 최종목표는 소자의 동작을 수식화하여 회로 모델
을 개발하는 것
2
2.1 General Consideration
2.1.1 MOSFET as a Switch
• What is the “threshold” voltage? ….
Figure 2.1 Simple view of a MOS device
Gate
Source
Drain
3
2.1.2 MOSFET Structure
• NMOS: p-type 기판 (“bulk” 또는 “body”로도 불림),
heavily-doped n 영역, heavily-doped piece of
polysilicon, a thin layer of SiO2
• 유용한 동작은 gate oxide 밑의 기판에서 일어남
4
• Fabrication 과정에서 S/D junction이 “side-diffuse”
하므로, Leff = Ldrawn – 2LD
• Leff 와 tox 가 MOS 회로 성능에 중요한 역할을 함.
• 실제로는 기판 전위가 소자 특성에 영향을 미침.
 4 terminal 소자
• NMOS의 기판은 가장 낮은 전원에 연결
• 실제 연결은 ohmic p+ 영역으로 이루어짐.
5
• 실제로는, NMOS와 PMOS 소자는 같은 wafer (기
판) 위에 fabricated.  “local substrate” = “well”.
• n-well은 가장 (+) 전원에 연결.
6
2.1.3 MOS Symbols
7
2.2 MOS I/V Characteristics
2.2.1 Threshold Voltage
• VG가 0에서 증가하면 무슨 일이 일어날까?
8
• depletion region  전류 안 흐름
• Oxide-silicon interface potential이 충분히 큰 양의
값에 도달하면, 전자가 source  interface  drain
으로 이동.
• The interface is “inverted”.  threshold VG = VTH
• VTH of NFET: interface가 “as much n-type as the
substrate is p-type” 되는 VG.
VTH   MS  2 F 
Qdep
Cox
ФMS: polysilicon gate와 silicon substrate의 work
function의 차이.
9
 F  (kT / q) ln( N sub / ni )
Nsub: 기판의 doping 농도
Qdep: depletion 영역의 전하량
Cox: gate oxide capacitance / unit area.
pn junction 이론으로부터
Qdep  4q si |  F | N sub
tox ≈ 50Å, Cox ≈ 6.9fF/μm2
10
• 실제로는, VTH 는 device fabrication 중에 channel
area로 주입하는 dopant에 의하여 주로 조절됨: 필
수적으로 oxide interface 근처의 기판의 doping 수
준을 변경.
• 얇은 p+ sheet가 만들어지면, depletion 영역을 만들
기 위한 VG는 증가.
11
• Fig.2.6(a)에서는, 단지 ID는 device가 “on” 또는
“off,”인지를 알려줌: 어느 정도 VGS가 되어야
bulk가 p-type인 만큼 interface가 얼마나 n-type인지
는 알려주지 않음.
• I/V측정으로부터 VTH의 계산은 약간 모호함.
• For PFET
12
2.2.2 Derivation of I/V Characteristics
• 전류방향으로 전하밀도가 Qd C/m이고 전하의 속
도는 v m/sec 이면,
I = Qd v
13
• Fig. 2.10(a)에서
Qd = WCox (VGS – VTH)
• Fig. 2.10(b) 가정
14
• Gate와 채널사이의 전압차는 VG ~ (VG – VD), 채널
전위 V(x)이면, 0 < V(x) < VD
Qd ( x)  WCox [VGS  V ( x)  VTH ]
I D  WCox [VGS  V ( x)  VTH ]v
dV ( x)
 WCox [VGS  V ( x)  VTH ]n
dx

L
x 0
I D dx  
VDS
V 0
WCox n [VGS  V ( x)  VTH ]dV
I D  Cox n
W
L
1 2 

(
V

V
)
V

 GS TH DS 2 VDS 
15
• VDS = VGS – VTH 에서 Peak
I D ,max
1
W
 n Cox (VGS  VTH ) 2
2
L
VGS – VTH: overdrive voltage, W/L: aspect ratio
16
• VDS <<2(VGS – VTH)이면 (deep triode 영역)
W
I D  nCox (VGS  VTH )VDS
L
• 이러한 선형관계를 선형 저항으로 나타내면
Ron 
1
W
nCox (VGS  VTH )
L
17
18
Ex 2.1
• VTH = 0.7 V, the drain terminal is open.
Ron = ?
19
What happens if VDS>VGS – VTH ?
• Saturation region
20
• VDS가 약간> VGS – VTH 이면, inversion layer x≤L에
서 stop.  “pinched off”
• L' 이 Qd 가 0이 되는 지점이라면,
1
W
I D  nCox (VGS  VTH ) 2
2
L
• L'이 L에 근접하면 ID 는 VDS 에 무관.
• For PMOS devices,
W
I D  Cox  p
L
1 2 

(VGS  VTH )VDS  2 VDS 
1
W
I D    p Cox (VGS  VTH ) 2
2
L
21
• L ≈ L'이면, saturated MOSFET는 전류원으로 사용
가능.
22
• Figure of merit = “transconductance”
I D
gm 
VGS
VDS ,const .
W
 nCox (VGS  VTH )
L
• saturation region의 gm = deep triode regio의 1/Ron
• Also,
g m  2nCox
W
2I D
ID 
L
VGS  VTH
23
Ex 2.2
24
25
2.3 Second-Order Effects
Body Effect
• NFET의 bulk 전압이 source 전압 보다 아래로 떨러
지면 무슨일이 일어날까?
• VS = VD = 0이라 가정, VG 는 VTH 보다 약간 작다
고 하면 depletion region은 생기지만 inversion layer
는 안 생김.
26
• VB 가 떨어지면서 공핍영역 증가  Qd 가 증가함,
VTH 또한 증가.  body effect 또는 backgate effect
VTH  VTHO  

2 F  VSB  2 F

여기서 VTHO 는 (2.1)로 부터 왔음.
27
Ex. 2.3 plot the drain current if -∞<VX <0.
28
• body effect가 나타나기 위해서, 굳이 bulk 전위,
Vsub가 바뀔 필요가 없다.  VS가 바뀌면 됨
• Fig. 2.24(a)에서, Vin 이 변하면, ID = I1이 유지되므
로 Vout 은 입력을 따라감.
1
W
I1  nCox (Vin  Vout  VTH ) 2
2
L
 I1 이 일정하면 Vin – Vout 도 일정.
29
• Substrate가 ground에 연결되어 있고 body effec가
심각하다면 Vin – Vout 은 증가해야 함
• Body effect는 보통 원하지 않음
Channel-Length Modulation
• L' 은 사실VDS의 함수
L  L  L,1/ L  (1  L / L) / L
• Saturation시, ΔL/L 과 VDS 사이에 ΔL/L = λVDS의 1
차식이 존재한다면,
1
W
I D  nCox (VGS  VTH ) 2 (1  VDS )
2
L
30
• ID/VDS의 Nonzero 기울기는 비이상적인 전류원임.
2nCox (W / L) I D
W
gm  nCox (VGS  VTH )(1  VDS ) 
L
1  VDS
31
Ex 2.4
• Keeping all other parameters constant, plot ID/VDS for
L = L1 and L = 2L1.
32
Subthreshold Conduction
• VGS ≈ VTH인 경우, “week” inversion layer가 아직 존
재하고 Drain에서 Source로 약간의 전류가 흐름
• 심지어 VGS<VTH에도, ID 는 존재하고, VGS에 대하
여 exponential dependenc를 보임  subthreshold
conduction
• VDS > 200 mV이면
VGS
I D  I 0 exp
 VT
• 또한 이 device는 “week inversion”에 있다고 함
33
• VGS < VTH이면 ID는 유한비율로 떨어짐.
• VTH = 0.3V이고, VGS 가 0으로 되면, ID 는 단지
103.75배로 떨어짐.
• large circuits (memories)에서, 이것은 엄청난 전력
소모를 야기함
34
Voltage Limitations
• Terminal 전압차이가 어떤 한도를 넘으면 다양한
breakdown 효과가 나타남
• 높은 VGS에서는, gate oxide가 파괴됨
• short-channel device에서는, 엄청 큰 VDS 가 drain
주위의 공핍영역을 넓히고 따라서 결국 source 주
변까지 확장하면 매우 큰 drain 전류를 생성 . 
punchthrough
35
2.4 MOS Device Models
2.4.1 MOS Device Layout
• Source와 drain junction이 중요한 역할을 함
• S와 D의 capacitance를 최소화하기 위하여 전체
Junction 면적을 줄여야 함.
36
Ex 2.5 Draw the layout of the circuit Fig. 2.29(a)
37
2.4.2. MOS Device Capacitances
• 소자 capacitance는 ac 특성을 예측하기 위하여 고
려하여야 함.
38
• C1 = WLCox
C2  WL q Si N sub /(4 F )
C j  C j 0 /[1  VR /  B ]
m
39
Ex 2.6 Calculate the S & D junction capacitances
40
• Off state: CGD = CGS = CovW, CGB = WLCox || Cd
– CSB와 CDB는 VSB와 VDB의 함수
• Deep triode: S와 D가 동 전위
CGD = CGS = WLCox/2 + WCov
• Saturation:
CGD = WCov, CGS = 2WLeffCox/3 + WCov
41
Ex 2.7 Sketch the capacitances of M1
42
2.4.3 MOS Small-Signal Model
• 대신호 모델은 bias 점을 어지럽힘
• 반면, bias 조건의 변화가 작으면, 소신호 모델이
계산을 단순화시키기 위하여 사용됨.
• 많은 analog 회로에서는, MOSFET는 saturation 영
역으로 biased.
• channel-length modulation 때문에, ID 는 VDS 에 따
라 변동
43
44
VDS
1
1
r0 


I D
I D / VDS 1  C W (V  V ) 2 
n ox
GS
TH
2
L
1

ID
g mb
 VTH 
I D
W

 nCox (VGS  VTH )  

VBS
L

V
BS 

1/ 2 
 
 g m    2 F  VSB  
 2

  gm
VSB가 증가할수록 gmb는? Body effect는?
45
• Fig. 2.36(d)의 model은 대부분의 저주파 소신호 해
석에 적합. 실제로, MOSFET의 각 terminal은
resistivity 때문에 유한한 ohmic 저항을 나타내고
적당한 layout만이 이 저항을 줄임.
46
Complete MOS small-signal model
47
Ex 2.8 Sketch gm and gmb of M1 vs I1
48
2.4.4 MOS SPICE models
49
2.4.5 NMOS vs PMOS Devices
• PMOS devices are quite inferior to NMOS transistors.
• μpCox ≈ 0.25μnCox
• NMOS는 더 큰 출력 저항을 보임.
50
2.4.6 Long-Channel vs Short-Channel Devices
Appendix A: Behavior of MOS Device as a
Capacitor
51
52