Transcript 반도체소자와공정
반도체 소자와 공정 OUTLINE 1.반도체 소자 1) 바이폴라(TTL, ECL) 2) 유니폴라(NMOS, CMOS) 2.반도체 공정 1) wafer 제조 2) 산화 공정 3) 노광 공정 4) 식각 공정 5) 확산 및 이온주입 공정 6) 박막 증착 공정 7) 테스트 공정 8) 패키징 공정 2 1. 반도체 소자 • 반도체란? • 반도체란 도체와 절연체의 중간 성질을 갖는 물질이 며, 순수상태에서는 거의 통하지 않으나 빛, 열, 전기 를 가하면 쉽게 통하게 되며 조절이 가능하다. • 이런 반도체를 가지고 소자를 만드는 것을 반도체 소 자라고 한다. • Si 반도체의 분류는 크게 바이폴라 IC와 유니폴라 IC 의 구분으로 한다. 3 1) 바이폴라 IC(Bipolar IC) • 바이폴라 IC란 전자와 정공의 이동이 확산에 따라 전류를 흐르게 하는 것으로 극이 둘이기 때문에 바이폴라(양극성) 라 부른다. • 소수 캐리어와 다수 캐리어에 의해 작동 • 동작의 기본이 되는 베이스(base) • 소수 캐리어를 주입하는 에미터(Emitter) • 베이스(base)로 부터 소수 캐리어를 끌어내는 콜랙터 (collector)로 구성된다. Emitter P 순방향 전류의 이동방향 N Base < PNP의 구조 > 4 P 역방향 Collector ① TTL(Transistor Transistor Logic) • 트랜지스터로 구성되어 있 는 회로로서 1964년 TI사 에 의해 발표되었다. • 고속응답과 사용이 간편하 다.(전파지연시간 8ns/게 이트) • 소비전력이 작다 • 집적도가 높다. • 잡음의 여유(noise margin) 가 작다. < TTL NAND 게이트의 기본구조> 5 ② ECL(Emitter Coupled Logic) • ECL은 TTL보다 고속이기 에 고속성이 요구되는 회 로에 이용되고 있다. • 소비전력이 크다. • ECL의 기본회로는 차동증 폭기이며, 트랜지스터를 포화시키지 않고 이용하는 것이 특징이다. • 높은 fan-out이 가능하다. • 다른 논리 회로와 혼용이 어렵다. < ECL OR/NOT 게이트의 기본구조> 6 2) 유니폴라 IC(Uni-polar IC) • 유니폴라 IC란 전자와 정공 중 하나만 사용하기 때문 에 유니폴라(단극성)이라고 부른다. • 유니폴라 IC에는 JFET와 MOS FET가 있다. • 전극 S는 캐리어의 공급원으로 소스(source) • 전극 D는 캐리어를 내보내는 드레인(drain) • 전극 G는 소스와 드레인 사이의 전류를 제어하는 게 이트(gate) • 소스-드레인 사이의 전류 통로는 채널 7 ① NMOS(N-channel MOSFET) • N채널 MOSFET로 구성 • P형 기판에 전류 통로를 흐르는 캐리어가 전자인 반도체 • TTL에 비해 속도가 느리며 전력소모가 크다. • 산화막에 의해 전류 통로로부터 절연된 게이트 전극에 전압을 인가하여, 소스 전극과 드레인 전극 간에 전류 통로를 제어함 으로써 동작하는 MOS트랜지스터 Gate(G) Source(S) Oxide(Si02) Drain(D) Metal n+ n+ P-type substrate 8 electron Channel <NMOS의 단면> ② CMOS(complementary MOS) • PMOS와 NMOS로 구성, 상호보완적으로 동작 • 속도는 느리지만 낮은 소비전력을 가진다. • 잡음 여유도가 크며 게이트의 집적도가 높다. • 저전압 동작이 용이 하지만 제조공정이 복잡하다. • 온도 안정성이 우수하며 TTL과 병용 가능하다. Gate(G) Source(S) Oxide(Si02) n+ Gate(G) Drain(D) Metal Source(S) Oxide(Si02) n+ p+ P-type substrate <CMOS의 단면> 9 n-well Drain(D) Metal p+ 2. 반도체 공정 • 반도체 제조 공정 wafer 제조 산화 노광 증착 확산 식각 테스트 패키징 완제품 10 1) 웨이퍼 제조 Starting Material • 규암을 다양한 형태의 탄 소와 함께 노에서 가열 Polycrystalline semiconductor • 순도가 높고 전자급 수준 의 다결정 실리콘 EGS를 만든다. • Czochralski공법등으로 Ingot을 형성 이때 원하는 dopant에 따라 웨이퍼의 종류를 결정 Single crystal • Ingot을 절단하여 wafer 성형 Wafer <Czochralski법으로 만들어진 Ingot> <잘려진 wafer> 11 2) 산화 공정 <열 산화막에 의한 실리콘 산화막의 성장> SiO2 Original Si surface Silicon substrate • 고온(800~1200℃)에서 산소나 수증기를 wafer표 면과 화학반응시켜 얇고 균일한 실리콘 산화막 (SiO2)을 형성시키는 공정 을 말한다 • 건식 Si(solid)+O2(gas) = SiO2(solid) • 습식 Si(solid)+2H2O(gas) = SiO2(solid)+2H2(gas) 12 3) 노광 공정 • 광 노광(Photolithography)은 반도체 wafer 표면을 덮고 있 는 감광제(Photoresist)라 부르 는 얇은 감광성 물질에 마스크 상의 기하학적인 형태의 패턴 을 전사하는 공정이다. • 원하는 패턴의 전사에 따라 양 성 감광제와 음성 감광제를 사 용한다. • 노광 공정 시 일반적으로 클래 스 10을 유지 13 4) 식각 공정 • 식각 공정은 패턴이 없는 부분을 선택적으로 제거하는 것 이다.(습식식각과 건식식각) • 습식 화학 식각 1) wafer 표면의 물질과 화학적 반응을 일으키는 용액을 이용하여 식각 2) 반도체 공정에서 널리 사용되며 빠른 패턴 전사를 위해 사용된다. 그러나 마스크 바로 아래 층을 깎아내기 때문에(등방성) 식각표면에서 분해능이 떨어진다. • 건식 식각 1) 플라즈마를 이용하여 wafer 표면을 물리적으로 식각 2) 식각속도가 빠르며 높은 재생, 패턴 전사를 얻기 위해 사용된다. 14 5) 확산공정과 이온주입공정 • 반도체 기판 내에 조절이 가능 한 양의 불순물 dopant를 투 입하는 것이다. <Diffusion furnace > • 확산 공정이란? 고온의 석영 튜브 노(furnace) 에 반도체 wafer를 넣고 원하 는 dopant가 포함된 혼합가스 를 통과 시킴으로써 이루어 진 다. 속도는 빠르나 원하는 분 포 범위 만큼 doping하는 것 이 어렵다. 15 5) 확산공정과 이온주입공정 • 이온 주입공정이란? 1) 이온들은 이온 빔을 이용하여 반도체 속에 주입된다. 장점은 불순물 양의 정확한 제어, 재연하기 편한 형태, 그리고 확산 공정과 비교했을 때 낮은 공정 온도이다. 2) 그러나 이온 주입시 격자 손상을 입기 때문에 열처리 가 필요하다. • 이온 채널링 1) 이온 주입시 target의 결정구조에 따라서 이온의 진행 방향이 결정 내부의 channel을 따라서 이동한다. 2) 이온 채널링에 의해 원하는 범위만큼 이온 주입이 어렵 다. 16 6) 박막 증착 공정 • 에피텍시얼 성장에 사용하는 기술 • 화학 기상 증착(CVD:Chemical Vapor Deposition) 1) GAS간의 화학반응으로 형성된 입자들을 wafer 표면 에 증착하여 절연막이나 전도성막을 형성시키는 공정 성장속도가 빠르다. • 분자 빔 에피텍시얼(MBE:Molecular beam epitaxy) 1) MBE는 초고 진공 상태에서 결정 표면에 분자 또는 원 자의 하나 혹은 그 이상의 열 빔(thermal beam)반응 을 포함하는 에피택시얼 공정이다. 2) 성장속도는 느리지만 정확히 제작할 수 있다. 17 6) 박막 증착 공정 • 금속배선(Metallization) wafer 표면에 형성된 각 회로를 Al, Cu등으로 연결시키는 공정이다. • 물리 기상 증착법(PVD) 전자빔이나 플라즈마를 이용하여 증발된 금속원자를 wafer 표면에 증착시키는 기술이다. • 화학 기상 증착법(CVD) CVD는 균일하고 좋은 단차 피복성을 갖는 코팅을 제공하 고 한번에 많은 wafer를 증착할 수 있기 때문에 금속화 공 정에 많이 사용한다. 18 7) 테스트 공정 • wafer 테스트 wafer 테스트의 기본 목적은 다이 를 패키징 상태로 만들기 이전에 불량 다이를 검출하여 후속공정으 로 연결되는 것을 방지하는 것이 다. <DM3500> • 패키지 테스트 패키징이 완료된 후에 테스트 하 는 것으로 제품의 불량여부를 판 별하는 가부(go/no-go)테스트와 메모리의 성능을 정확하게 판별하 는데 목적이 있는 특성테스트가 있다. <DM1210> 19 8) 패키징 공정 • 패키징(packaging)이란 IC와 전기 장 치를 연결해 주는 기술과 고정의 세트 라고 할 수 있다. • 칩 집착(Die Bonding) 테스트를 거친 IC칩들을 자른 후 칩을 리드 프레임 위에 붙이는 공정 <Wire Bonding SEM 사진> • 금속연결(Wire Bonding) 칩 내부의 외부연결단자와 리드프레임 을 가는 금선으로 연결하는 공정 • 성형(Molding) 연결 금선 부분을 보호하기 위해 화학 수지로 밀봉해 주는 공정으로 반도체 소자가 최종적으로 완성된다. <Wire Bonding 사진> 20 수고하셨습니다! 21