Slide 1

기초전자 회로 및 실험2
디지털 공학실험 2조

전가산기(FA)와 전감산기(FS)
학과 :
전자통신공학과
학번 : 2003709128
메일주소 : [email protected]
이름 : 문종욱
1

CONTENTS
 실험

목적

 실험

기기

 관련

이론

 실험

방법

2

실험 목적
 전가산과

전감산의 산술연산을 수행하는
전가산기와 전감산기의 회로 구성 방법을
학습한다.

가산기 [加算器] 전가산기 [全加算器] 전감산기 [全減算器]
두 개 이상의 수를 입력하여 이들의 합을 출력으로
세 개의 입력
개의장치를
출력 단자를
갖고,
나타내는
회로.단자와
컴퓨터두연산
구성하는
요소의
입력 신호의
합(또는
차)과 자리
수를
하나로,
전가산기와
반가산기의
두 올림
가지가
있다.
출력은
합과 자리
올림수로
출력 신호로
나타내는
논리 구성된다.
회로.

3

실험 기기


CRO(Cathode Ray Oscilloscope)
 전원 (+5V, 50mA)
 스위치 판 (5스위치X2)
 IC : 7400, 7402, 7404, 7410, 7483, 7486
 저항 : 680Ω (Blue,Gray,Yellow,Gold)
 LED

1대
1대
2개
각 1개
5개
5개

4

관련이론
Full-adder (전가산기) : 3비트 덧셈 (자리올림 포함)

XY
00

C-in
0

01
2

3

1

11
6

10

00

C-in

4

1

C-in
1

1

XY

X
Y

0

여러 비트 길이의 2진수 가산에 사용

0

1
7

5

1

[2진 가산기 진리표]

01

11
6
SUM

2

0

1

X C-in

4

1
1

XY

10

3

7

1

XY
5

1

Y C-in

1
X C-in

C-out

(b) C-out (Carry Out)

(a) S (Sum)
Y C-in
(b) EX-OR

5

관련이론
Full-Subtractor(전감산기) : 3비트 뺄셈 (자리올림 포함)

여러 비트 길이의 2진수 감산에 사용

X
Y

DIFFERENCE

B-in
X 'Y

X ' B-in

[2진 감산기 진리표]

B-out

Y ' B-in

전감산기 논리도

6

실험방법

7410

7486
전가산기에서 자리올림 Co

7400

7402

7404

1) 전가산기에 의한 합과 전감산기에 의한 차
X + Y + Ci 의 합 S
X - Y - Bi 의 차 D

7

실험방법

8

실험방법


유의 사항
표6.5작성중 Sc와 SE
그림6.7
4비트 2진 전감산기

합 S=A⊕B+Ci 와 차
D=X⊕Y+Bi
동일한 Ex-OR 회로 사용

Sc=산술적계산값
Se=실험한 데이터

Sc와 Se일치
아닐시 조교문의

합과 차를 LED 로 표시

LED극성 주의
(그림6.6)참조

가산시 자리올림 Co와 감산시 Bo의
논리는 서로 다르므로 카르노 도법을
이용하여 간략화

S&D Co&Bo
X2 MSI 다동 비트 감산=자리올림 Co,

S&Co 완전합산 = 반가산기X2 사용
D& Bo 완전감산 = 반감산기X2 사용

빌림 Bo의 논리는 서로 다름.
논리 소자의 수를 줄이기
위해서 (보수 가산)
9


Slide 2

기초전자 회로 및 실험2
디지털 공학실험 2조

전가산기(FA)와 전감산기(FS)
학과 :
전자통신공학과
학번 : 2003709128
메일주소 : [email protected]
이름 : 문종욱
1

CONTENTS
 실험

목적

 실험

기기

 관련

이론

 실험

방법

2

실험 목적
 전가산과

전감산의 산술연산을 수행하는
전가산기와 전감산기의 회로 구성 방법을
학습한다.

가산기 [加算器] 전가산기 [全加算器] 전감산기 [全減算器]
두 개 이상의 수를 입력하여 이들의 합을 출력으로
세 개의 입력
개의장치를
출력 단자를
갖고,
나타내는
회로.단자와
컴퓨터두연산
구성하는
요소의
입력 신호의
합(또는
차)과 자리
수를
하나로,
전가산기와
반가산기의
두 올림
가지가
있다.
출력은
합과 자리
올림수로
출력 신호로
나타내는
논리 구성된다.
회로.

3

실험 기기


CRO(Cathode Ray Oscilloscope)
 전원 (+5V, 50mA)
 스위치 판 (5스위치X2)
 IC : 7400, 7402, 7404, 7410, 7483, 7486
 저항 : 680Ω (Blue,Gray,Yellow,Gold)
 LED

1대
1대
2개
각 1개
5개
5개

4

관련이론
Full-adder (전가산기) : 3비트 덧셈 (자리올림 포함)

XY
00

C-in
0

01
2

3

1

11
6

10

00

C-in

4

1

C-in
1

1

XY

X
Y

0

여러 비트 길이의 2진수 가산에 사용

0

1
7

5

1

[2진 가산기 진리표]

01

11
6
SUM

2

0

1

X C-in

4

1
1

XY

10

3

7

1

XY
5

1

Y C-in

1
X C-in

C-out

(b) C-out (Carry Out)

(a) S (Sum)
Y C-in
(b) EX-OR

5

관련이론
Full-Subtractor(전감산기) : 3비트 뺄셈 (자리올림 포함)

여러 비트 길이의 2진수 감산에 사용

X
Y

DIFFERENCE

B-in
X 'Y

X ' B-in

[2진 감산기 진리표]

B-out

Y ' B-in

전감산기 논리도

6

실험방법

7410

7486
전가산기에서 자리올림 Co

7400

7402

7404

1) 전가산기에 의한 합과 전감산기에 의한 차
X + Y + Ci 의 합 S
X - Y - Bi 의 차 D

7

실험방법

8

실험방법


유의 사항
표6.5작성중 Sc와 SE
그림6.7
4비트 2진 전감산기

합 S=A⊕B+Ci 와 차
D=X⊕Y+Bi
동일한 Ex-OR 회로 사용

Sc=산술적계산값
Se=실험한 데이터

Sc와 Se일치
아닐시 조교문의

합과 차를 LED 로 표시

LED극성 주의
(그림6.6)참조

가산시 자리올림 Co와 감산시 Bo의
논리는 서로 다르므로 카르노 도법을
이용하여 간략화

S&D Co&Bo
X2 MSI 다동 비트 감산=자리올림 Co,

S&Co 완전합산 = 반가산기X2 사용
D& Bo 완전감산 = 반감산기X2 사용

빌림 Bo의 논리는 서로 다름.
논리 소자의 수를 줄이기
위해서 (보수 가산)
9


Slide 3

기초전자 회로 및 실험2
디지털 공학실험 2조

전가산기(FA)와 전감산기(FS)
학과 :
전자통신공학과
학번 : 2003709128
메일주소 : [email protected]
이름 : 문종욱
1

CONTENTS
 실험

목적

 실험

기기

 관련

이론

 실험

방법

2

실험 목적
 전가산과

전감산의 산술연산을 수행하는
전가산기와 전감산기의 회로 구성 방법을
학습한다.

가산기 [加算器] 전가산기 [全加算器] 전감산기 [全減算器]
두 개 이상의 수를 입력하여 이들의 합을 출력으로
세 개의 입력
개의장치를
출력 단자를
갖고,
나타내는
회로.단자와
컴퓨터두연산
구성하는
요소의
입력 신호의
합(또는
차)과 자리
수를
하나로,
전가산기와
반가산기의
두 올림
가지가
있다.
출력은
합과 자리
올림수로
출력 신호로
나타내는
논리 구성된다.
회로.

3

실험 기기


CRO(Cathode Ray Oscilloscope)
 전원 (+5V, 50mA)
 스위치 판 (5스위치X2)
 IC : 7400, 7402, 7404, 7410, 7483, 7486
 저항 : 680Ω (Blue,Gray,Yellow,Gold)
 LED

1대
1대
2개
각 1개
5개
5개

4

관련이론
Full-adder (전가산기) : 3비트 덧셈 (자리올림 포함)

XY
00

C-in
0

01
2

3

1

11
6

10

00

C-in

4

1

C-in
1

1

XY

X
Y

0

여러 비트 길이의 2진수 가산에 사용

0

1
7

5

1

[2진 가산기 진리표]

01

11
6
SUM

2

0

1

X C-in

4

1
1

XY

10

3

7

1

XY
5

1

Y C-in

1
X C-in

C-out

(b) C-out (Carry Out)

(a) S (Sum)
Y C-in
(b) EX-OR

5

관련이론
Full-Subtractor(전감산기) : 3비트 뺄셈 (자리올림 포함)

여러 비트 길이의 2진수 감산에 사용

X
Y

DIFFERENCE

B-in
X 'Y

X ' B-in

[2진 감산기 진리표]

B-out

Y ' B-in

전감산기 논리도

6

실험방법

7410

7486
전가산기에서 자리올림 Co

7400

7402

7404

1) 전가산기에 의한 합과 전감산기에 의한 차
X + Y + Ci 의 합 S
X - Y - Bi 의 차 D

7

실험방법

8

실험방법


유의 사항
표6.5작성중 Sc와 SE
그림6.7
4비트 2진 전감산기

합 S=A⊕B+Ci 와 차
D=X⊕Y+Bi
동일한 Ex-OR 회로 사용

Sc=산술적계산값
Se=실험한 데이터

Sc와 Se일치
아닐시 조교문의

합과 차를 LED 로 표시

LED극성 주의
(그림6.6)참조

가산시 자리올림 Co와 감산시 Bo의
논리는 서로 다르므로 카르노 도법을
이용하여 간략화

S&D Co&Bo
X2 MSI 다동 비트 감산=자리올림 Co,

S&Co 완전합산 = 반가산기X2 사용
D& Bo 완전감산 = 반감산기X2 사용

빌림 Bo의 논리는 서로 다름.
논리 소자의 수를 줄이기
위해서 (보수 가산)
9


Slide 4

기초전자 회로 및 실험2
디지털 공학실험 2조

전가산기(FA)와 전감산기(FS)
학과 :
전자통신공학과
학번 : 2003709128
메일주소 : [email protected]
이름 : 문종욱
1

CONTENTS
 실험

목적

 실험

기기

 관련

이론

 실험

방법

2

실험 목적
 전가산과

전감산의 산술연산을 수행하는
전가산기와 전감산기의 회로 구성 방법을
학습한다.

가산기 [加算器] 전가산기 [全加算器] 전감산기 [全減算器]
두 개 이상의 수를 입력하여 이들의 합을 출력으로
세 개의 입력
개의장치를
출력 단자를
갖고,
나타내는
회로.단자와
컴퓨터두연산
구성하는
요소의
입력 신호의
합(또는
차)과 자리
수를
하나로,
전가산기와
반가산기의
두 올림
가지가
있다.
출력은
합과 자리
올림수로
출력 신호로
나타내는
논리 구성된다.
회로.

3

실험 기기


CRO(Cathode Ray Oscilloscope)
 전원 (+5V, 50mA)
 스위치 판 (5스위치X2)
 IC : 7400, 7402, 7404, 7410, 7483, 7486
 저항 : 680Ω (Blue,Gray,Yellow,Gold)
 LED

1대
1대
2개
각 1개
5개
5개

4

관련이론
Full-adder (전가산기) : 3비트 덧셈 (자리올림 포함)

XY
00

C-in
0

01
2

3

1

11
6

10

00

C-in

4

1

C-in
1

1

XY

X
Y

0

여러 비트 길이의 2진수 가산에 사용

0

1
7

5

1

[2진 가산기 진리표]

01

11
6
SUM

2

0

1

X C-in

4

1
1

XY

10

3

7

1

XY
5

1

Y C-in

1
X C-in

C-out

(b) C-out (Carry Out)

(a) S (Sum)
Y C-in
(b) EX-OR

5

관련이론
Full-Subtractor(전감산기) : 3비트 뺄셈 (자리올림 포함)

여러 비트 길이의 2진수 감산에 사용

X
Y

DIFFERENCE

B-in
X 'Y

X ' B-in

[2진 감산기 진리표]

B-out

Y ' B-in

전감산기 논리도

6

실험방법

7410

7486
전가산기에서 자리올림 Co

7400

7402

7404

1) 전가산기에 의한 합과 전감산기에 의한 차
X + Y + Ci 의 합 S
X - Y - Bi 의 차 D

7

실험방법

8

실험방법


유의 사항
표6.5작성중 Sc와 SE
그림6.7
4비트 2진 전감산기

합 S=A⊕B+Ci 와 차
D=X⊕Y+Bi
동일한 Ex-OR 회로 사용

Sc=산술적계산값
Se=실험한 데이터

Sc와 Se일치
아닐시 조교문의

합과 차를 LED 로 표시

LED극성 주의
(그림6.6)참조

가산시 자리올림 Co와 감산시 Bo의
논리는 서로 다르므로 카르노 도법을
이용하여 간략화

S&D Co&Bo
X2 MSI 다동 비트 감산=자리올림 Co,

S&Co 완전합산 = 반가산기X2 사용
D& Bo 완전감산 = 반감산기X2 사용

빌림 Bo의 논리는 서로 다름.
논리 소자의 수를 줄이기
위해서 (보수 가산)
9


Slide 5

기초전자 회로 및 실험2
디지털 공학실험 2조

전가산기(FA)와 전감산기(FS)
학과 :
전자통신공학과
학번 : 2003709128
메일주소 : [email protected]
이름 : 문종욱
1

CONTENTS
 실험

목적

 실험

기기

 관련

이론

 실험

방법

2

실험 목적
 전가산과

전감산의 산술연산을 수행하는
전가산기와 전감산기의 회로 구성 방법을
학습한다.

가산기 [加算器] 전가산기 [全加算器] 전감산기 [全減算器]
두 개 이상의 수를 입력하여 이들의 합을 출력으로
세 개의 입력
개의장치를
출력 단자를
갖고,
나타내는
회로.단자와
컴퓨터두연산
구성하는
요소의
입력 신호의
합(또는
차)과 자리
수를
하나로,
전가산기와
반가산기의
두 올림
가지가
있다.
출력은
합과 자리
올림수로
출력 신호로
나타내는
논리 구성된다.
회로.

3

실험 기기


CRO(Cathode Ray Oscilloscope)
 전원 (+5V, 50mA)
 스위치 판 (5스위치X2)
 IC : 7400, 7402, 7404, 7410, 7483, 7486
 저항 : 680Ω (Blue,Gray,Yellow,Gold)
 LED

1대
1대
2개
각 1개
5개
5개

4

관련이론
Full-adder (전가산기) : 3비트 덧셈 (자리올림 포함)

XY
00

C-in
0

01
2

3

1

11
6

10

00

C-in

4

1

C-in
1

1

XY

X
Y

0

여러 비트 길이의 2진수 가산에 사용

0

1
7

5

1

[2진 가산기 진리표]

01

11
6
SUM

2

0

1

X C-in

4

1
1

XY

10

3

7

1

XY
5

1

Y C-in

1
X C-in

C-out

(b) C-out (Carry Out)

(a) S (Sum)
Y C-in
(b) EX-OR

5

관련이론
Full-Subtractor(전감산기) : 3비트 뺄셈 (자리올림 포함)

여러 비트 길이의 2진수 감산에 사용

X
Y

DIFFERENCE

B-in
X 'Y

X ' B-in

[2진 감산기 진리표]

B-out

Y ' B-in

전감산기 논리도

6

실험방법

7410

7486
전가산기에서 자리올림 Co

7400

7402

7404

1) 전가산기에 의한 합과 전감산기에 의한 차
X + Y + Ci 의 합 S
X - Y - Bi 의 차 D

7

실험방법

8

실험방법


유의 사항
표6.5작성중 Sc와 SE
그림6.7
4비트 2진 전감산기

합 S=A⊕B+Ci 와 차
D=X⊕Y+Bi
동일한 Ex-OR 회로 사용

Sc=산술적계산값
Se=실험한 데이터

Sc와 Se일치
아닐시 조교문의

합과 차를 LED 로 표시

LED극성 주의
(그림6.6)참조

가산시 자리올림 Co와 감산시 Bo의
논리는 서로 다르므로 카르노 도법을
이용하여 간략화

S&D Co&Bo
X2 MSI 다동 비트 감산=자리올림 Co,

S&Co 완전합산 = 반가산기X2 사용
D& Bo 완전감산 = 반감산기X2 사용

빌림 Bo의 논리는 서로 다름.
논리 소자의 수를 줄이기
위해서 (보수 가산)
9


Slide 6

기초전자 회로 및 실험2
디지털 공학실험 2조

전가산기(FA)와 전감산기(FS)
학과 :
전자통신공학과
학번 : 2003709128
메일주소 : [email protected]
이름 : 문종욱
1

CONTENTS
 실험

목적

 실험

기기

 관련

이론

 실험

방법

2

실험 목적
 전가산과

전감산의 산술연산을 수행하는
전가산기와 전감산기의 회로 구성 방법을
학습한다.

가산기 [加算器] 전가산기 [全加算器] 전감산기 [全減算器]
두 개 이상의 수를 입력하여 이들의 합을 출력으로
세 개의 입력
개의장치를
출력 단자를
갖고,
나타내는
회로.단자와
컴퓨터두연산
구성하는
요소의
입력 신호의
합(또는
차)과 자리
수를
하나로,
전가산기와
반가산기의
두 올림
가지가
있다.
출력은
합과 자리
올림수로
출력 신호로
나타내는
논리 구성된다.
회로.

3

실험 기기


CRO(Cathode Ray Oscilloscope)
 전원 (+5V, 50mA)
 스위치 판 (5스위치X2)
 IC : 7400, 7402, 7404, 7410, 7483, 7486
 저항 : 680Ω (Blue,Gray,Yellow,Gold)
 LED

1대
1대
2개
각 1개
5개
5개

4

관련이론
Full-adder (전가산기) : 3비트 덧셈 (자리올림 포함)

XY
00

C-in
0

01
2

3

1

11
6

10

00

C-in

4

1

C-in
1

1

XY

X
Y

0

여러 비트 길이의 2진수 가산에 사용

0

1
7

5

1

[2진 가산기 진리표]

01

11
6
SUM

2

0

1

X C-in

4

1
1

XY

10

3

7

1

XY
5

1

Y C-in

1
X C-in

C-out

(b) C-out (Carry Out)

(a) S (Sum)
Y C-in
(b) EX-OR

5

관련이론
Full-Subtractor(전감산기) : 3비트 뺄셈 (자리올림 포함)

여러 비트 길이의 2진수 감산에 사용

X
Y

DIFFERENCE

B-in
X 'Y

X ' B-in

[2진 감산기 진리표]

B-out

Y ' B-in

전감산기 논리도

6

실험방법

7410

7486
전가산기에서 자리올림 Co

7400

7402

7404

1) 전가산기에 의한 합과 전감산기에 의한 차
X + Y + Ci 의 합 S
X - Y - Bi 의 차 D

7

실험방법

8

실험방법


유의 사항
표6.5작성중 Sc와 SE
그림6.7
4비트 2진 전감산기

합 S=A⊕B+Ci 와 차
D=X⊕Y+Bi
동일한 Ex-OR 회로 사용

Sc=산술적계산값
Se=실험한 데이터

Sc와 Se일치
아닐시 조교문의

합과 차를 LED 로 표시

LED극성 주의
(그림6.6)참조

가산시 자리올림 Co와 감산시 Bo의
논리는 서로 다르므로 카르노 도법을
이용하여 간략화

S&D Co&Bo
X2 MSI 다동 비트 감산=자리올림 Co,

S&Co 완전합산 = 반가산기X2 사용
D& Bo 완전감산 = 반감산기X2 사용

빌림 Bo의 논리는 서로 다름.
논리 소자의 수를 줄이기
위해서 (보수 가산)
9


Slide 7

기초전자 회로 및 실험2
디지털 공학실험 2조

전가산기(FA)와 전감산기(FS)
학과 :
전자통신공학과
학번 : 2003709128
메일주소 : [email protected]
이름 : 문종욱
1

CONTENTS
 실험

목적

 실험

기기

 관련

이론

 실험

방법

2

실험 목적
 전가산과

전감산의 산술연산을 수행하는
전가산기와 전감산기의 회로 구성 방법을
학습한다.

가산기 [加算器] 전가산기 [全加算器] 전감산기 [全減算器]
두 개 이상의 수를 입력하여 이들의 합을 출력으로
세 개의 입력
개의장치를
출력 단자를
갖고,
나타내는
회로.단자와
컴퓨터두연산
구성하는
요소의
입력 신호의
합(또는
차)과 자리
수를
하나로,
전가산기와
반가산기의
두 올림
가지가
있다.
출력은
합과 자리
올림수로
출력 신호로
나타내는
논리 구성된다.
회로.

3

실험 기기


CRO(Cathode Ray Oscilloscope)
 전원 (+5V, 50mA)
 스위치 판 (5스위치X2)
 IC : 7400, 7402, 7404, 7410, 7483, 7486
 저항 : 680Ω (Blue,Gray,Yellow,Gold)
 LED

1대
1대
2개
각 1개
5개
5개

4

관련이론
Full-adder (전가산기) : 3비트 덧셈 (자리올림 포함)

XY
00

C-in
0

01
2

3

1

11
6

10

00

C-in

4

1

C-in
1

1

XY

X
Y

0

여러 비트 길이의 2진수 가산에 사용

0

1
7

5

1

[2진 가산기 진리표]

01

11
6
SUM

2

0

1

X C-in

4

1
1

XY

10

3

7

1

XY
5

1

Y C-in

1
X C-in

C-out

(b) C-out (Carry Out)

(a) S (Sum)
Y C-in
(b) EX-OR

5

관련이론
Full-Subtractor(전감산기) : 3비트 뺄셈 (자리올림 포함)

여러 비트 길이의 2진수 감산에 사용

X
Y

DIFFERENCE

B-in
X 'Y

X ' B-in

[2진 감산기 진리표]

B-out

Y ' B-in

전감산기 논리도

6

실험방법

7410

7486
전가산기에서 자리올림 Co

7400

7402

7404

1) 전가산기에 의한 합과 전감산기에 의한 차
X + Y + Ci 의 합 S
X - Y - Bi 의 차 D

7

실험방법

8

실험방법


유의 사항
표6.5작성중 Sc와 SE
그림6.7
4비트 2진 전감산기

합 S=A⊕B+Ci 와 차
D=X⊕Y+Bi
동일한 Ex-OR 회로 사용

Sc=산술적계산값
Se=실험한 데이터

Sc와 Se일치
아닐시 조교문의

합과 차를 LED 로 표시

LED극성 주의
(그림6.6)참조

가산시 자리올림 Co와 감산시 Bo의
논리는 서로 다르므로 카르노 도법을
이용하여 간략화

S&D Co&Bo
X2 MSI 다동 비트 감산=자리올림 Co,

S&Co 완전합산 = 반가산기X2 사용
D& Bo 완전감산 = 반감산기X2 사용

빌림 Bo의 논리는 서로 다름.
논리 소자의 수를 줄이기
위해서 (보수 가산)
9


Slide 8

기초전자 회로 및 실험2
디지털 공학실험 2조

전가산기(FA)와 전감산기(FS)
학과 :
전자통신공학과
학번 : 2003709128
메일주소 : [email protected]
이름 : 문종욱
1

CONTENTS
 실험

목적

 실험

기기

 관련

이론

 실험

방법

2

실험 목적
 전가산과

전감산의 산술연산을 수행하는
전가산기와 전감산기의 회로 구성 방법을
학습한다.

가산기 [加算器] 전가산기 [全加算器] 전감산기 [全減算器]
두 개 이상의 수를 입력하여 이들의 합을 출력으로
세 개의 입력
개의장치를
출력 단자를
갖고,
나타내는
회로.단자와
컴퓨터두연산
구성하는
요소의
입력 신호의
합(또는
차)과 자리
수를
하나로,
전가산기와
반가산기의
두 올림
가지가
있다.
출력은
합과 자리
올림수로
출력 신호로
나타내는
논리 구성된다.
회로.

3

실험 기기


CRO(Cathode Ray Oscilloscope)
 전원 (+5V, 50mA)
 스위치 판 (5스위치X2)
 IC : 7400, 7402, 7404, 7410, 7483, 7486
 저항 : 680Ω (Blue,Gray,Yellow,Gold)
 LED

1대
1대
2개
각 1개
5개
5개

4

관련이론
Full-adder (전가산기) : 3비트 덧셈 (자리올림 포함)

XY
00

C-in
0

01
2

3

1

11
6

10

00

C-in

4

1

C-in
1

1

XY

X
Y

0

여러 비트 길이의 2진수 가산에 사용

0

1
7

5

1

[2진 가산기 진리표]

01

11
6
SUM

2

0

1

X C-in

4

1
1

XY

10

3

7

1

XY
5

1

Y C-in

1
X C-in

C-out

(b) C-out (Carry Out)

(a) S (Sum)
Y C-in
(b) EX-OR

5

관련이론
Full-Subtractor(전감산기) : 3비트 뺄셈 (자리올림 포함)

여러 비트 길이의 2진수 감산에 사용

X
Y

DIFFERENCE

B-in
X 'Y

X ' B-in

[2진 감산기 진리표]

B-out

Y ' B-in

전감산기 논리도

6

실험방법

7410

7486
전가산기에서 자리올림 Co

7400

7402

7404

1) 전가산기에 의한 합과 전감산기에 의한 차
X + Y + Ci 의 합 S
X - Y - Bi 의 차 D

7

실험방법

8

실험방법


유의 사항
표6.5작성중 Sc와 SE
그림6.7
4비트 2진 전감산기

합 S=A⊕B+Ci 와 차
D=X⊕Y+Bi
동일한 Ex-OR 회로 사용

Sc=산술적계산값
Se=실험한 데이터

Sc와 Se일치
아닐시 조교문의

합과 차를 LED 로 표시

LED극성 주의
(그림6.6)참조

가산시 자리올림 Co와 감산시 Bo의
논리는 서로 다르므로 카르노 도법을
이용하여 간략화

S&D Co&Bo
X2 MSI 다동 비트 감산=자리올림 Co,

S&Co 완전합산 = 반가산기X2 사용
D& Bo 완전감산 = 반감산기X2 사용

빌림 Bo의 논리는 서로 다름.
논리 소자의 수를 줄이기
위해서 (보수 가산)
9


Slide 9

기초전자 회로 및 실험2
디지털 공학실험 2조

전가산기(FA)와 전감산기(FS)
학과 :
전자통신공학과
학번 : 2003709128
메일주소 : [email protected]
이름 : 문종욱
1

CONTENTS
 실험

목적

 실험

기기

 관련

이론

 실험

방법

2

실험 목적
 전가산과

전감산의 산술연산을 수행하는
전가산기와 전감산기의 회로 구성 방법을
학습한다.

가산기 [加算器] 전가산기 [全加算器] 전감산기 [全減算器]
두 개 이상의 수를 입력하여 이들의 합을 출력으로
세 개의 입력
개의장치를
출력 단자를
갖고,
나타내는
회로.단자와
컴퓨터두연산
구성하는
요소의
입력 신호의
합(또는
차)과 자리
수를
하나로,
전가산기와
반가산기의
두 올림
가지가
있다.
출력은
합과 자리
올림수로
출력 신호로
나타내는
논리 구성된다.
회로.

3

실험 기기


CRO(Cathode Ray Oscilloscope)
 전원 (+5V, 50mA)
 스위치 판 (5스위치X2)
 IC : 7400, 7402, 7404, 7410, 7483, 7486
 저항 : 680Ω (Blue,Gray,Yellow,Gold)
 LED

1대
1대
2개
각 1개
5개
5개

4

관련이론
Full-adder (전가산기) : 3비트 덧셈 (자리올림 포함)

XY
00

C-in
0

01
2

3

1

11
6

10

00

C-in

4

1

C-in
1

1

XY

X
Y

0

여러 비트 길이의 2진수 가산에 사용

0

1
7

5

1

[2진 가산기 진리표]

01

11
6
SUM

2

0

1

X C-in

4

1
1

XY

10

3

7

1

XY
5

1

Y C-in

1
X C-in

C-out

(b) C-out (Carry Out)

(a) S (Sum)
Y C-in
(b) EX-OR

5

관련이론
Full-Subtractor(전감산기) : 3비트 뺄셈 (자리올림 포함)

여러 비트 길이의 2진수 감산에 사용

X
Y

DIFFERENCE

B-in
X 'Y

X ' B-in

[2진 감산기 진리표]

B-out

Y ' B-in

전감산기 논리도

6

실험방법

7410

7486
전가산기에서 자리올림 Co

7400

7402

7404

1) 전가산기에 의한 합과 전감산기에 의한 차
X + Y + Ci 의 합 S
X - Y - Bi 의 차 D

7

실험방법

8

실험방법


유의 사항
표6.5작성중 Sc와 SE
그림6.7
4비트 2진 전감산기

합 S=A⊕B+Ci 와 차
D=X⊕Y+Bi
동일한 Ex-OR 회로 사용

Sc=산술적계산값
Se=실험한 데이터

Sc와 Se일치
아닐시 조교문의

합과 차를 LED 로 표시

LED극성 주의
(그림6.6)참조

가산시 자리올림 Co와 감산시 Bo의
논리는 서로 다르므로 카르노 도법을
이용하여 간략화

S&D Co&Bo
X2 MSI 다동 비트 감산=자리올림 Co,

S&Co 완전합산 = 반가산기X2 사용
D& Bo 완전감산 = 반감산기X2 사용

빌림 Bo의 논리는 서로 다름.
논리 소자의 수를 줄이기
위해서 (보수 가산)
9