Transcript Čo je to počítač? Zopneme spínač >> SPOLOČNÉ NAPÁJANIE +5V +5V ZopnutýPridáme spínač predstavuje Logickú 1 Počítač AZákladom máme v podstate je pre Vypnutýzdroj spínač predstavuje Logickú 0 napätia Ale potrebujeme Pridáme ho len elektrický základný obvod. prenos dát v počítači Tento stav signalizuje sigálny prvok a kontakty spínača elektricky signálny zapojiť. prvok obvod počítača! je Drôt Log 1 svieti Log 0

Čo je to počítač?
Zopneme spínač >>
SPOLOČNÉ NAPÁJANIE +5V
+5V
ZopnutýPridáme
spínač predstavuje Logickú 1
Počítač
AZákladom
máme
v podstate
je
pre
Vypnutýzdroj
spínač
predstavuje
Logickú 0
napätia
Ale
potrebujeme
Pridáme
ho
len
elektrický
základný
obvod.
prenos
dát
v
počítači
Tento stav
signalizuje
sigálny prvok
a kontakty
spínača
elektricky
signálny
zapojiť.
prvok
obvod
počítača!
je
Drôt
Log 1 svieti Log 0 nesvieti
>>
V uzavretom okruhu spustil sa prúd
SPOLOČNÁ ZEM
>>
8 bitový počítač a
DÁTOVÁ ZBERNICA
8 bitový počítač používa 8 drôtov na „DÁTOVEJ
DÁTOVÁZBERNICI“
ZBERNICA
>>4567
23
1
0
+5V
Túto schému teraz
zjednodušíme a nahradíme
ju Klávesnicou a Displejom
Pre každý drôt zbernice môžeme
vytvoriť 8 nezávislých obvodov
napájaných z jednoho zdroja
>>
>>
Oddelovače zberníce
Ná Dátovú zbernicu
DÁTOVÁ ZBERNICA
Z toho dôvodu použijeme
napájame všetky 8 bitové
zariadenie nazývané
zariadeniaoddelovač
paralelne,
ale
zbernice,
komunikovať
sebou
ktorýmedzi
prepustí
signály
môžu súčasne
lenstrany
dve! na druhú
z jednej
KLÁVESNICA
ak riadiaci vstup
>>
+5V
UZEMNÍME
–>
tzv.
riadenie
„nulou“
Toto
riadenie
zveríme
RIADIACEJ JEDNOTKE
>>
>>
Riadiaca jednotka
RIADIACA
JEDNOTKA
RIADIACA ZBERNICA
RDK
WRD
DÁTOVÁ ZBERNICA
KLÁVESNICA
+5V
>>
Princíp riadiacej jednotky
DEKODÉR 1 z N ČÍTAČ
Takto sa postupne vykonajú
STOP
WRD
všetky
mikroriadky
danej
Vložením
POČIATOČNEJ +5V
Riadiaci
vodič
POČ. HODNOTA
inštrukcie.
Ich
počet
závisí
od
HODNOTY
do sústavy
označený
STOP
samotnej
inštrukcie.
ČÍTAČ
DEKODÉR
1zN
zablokuje
hradlo
+5V
Posledný
riadok
inštrukcie
sa
na
odpovedajúcom
cez
ktoré
prechádzajú
zapíš
ovláda
STOP
generátora
hodín.
výstupe DEKODÉRA
inkrementačné
Riadené
zariadenie
+1
objaví
riadiace
napätie
+5V
impulzy generátora
saPrechodom
ZAPLO
na nasledovný
Hodinový
takt
na
vstupe
+1
GEN.
Výstupy
ovládajúce
spínače
vyvedené
>>
hodín.
HODIN
riadok
sa riadené
&
>>zriadenia
následne
krokuje
naČÍTAČA
RIADIACU
ZBERNICU
>>
zase
vypnú. na
posun riadiaceho
napätia
Riadiaca jednotka sa znovu spustí
následujúce výstupy v poradí
>>
STOP
až sa na vstupe objaví počiatočná
ako za sebou nasledujú.
hodnota nasledovnej inštrukcie.
>>
>>
Pamäťový prvok - register
Register
RIADIACA ZBERNICA
vykonáva
činnosť
WR_A
RD_A
jePočítač
pamäťový
prvok
DÁTOVÁ ZBERNICA
s 8kombináciou
bitmi každý pstupnosti
pre jeden riadiacich
Vstup aj výstup do registra
signálov
bit dátovej zbernice
je oddelený
oddelovačmi
RDK
,zabezpečuje
WR_A
, RD_A , WRD
RDK
WRD
Riadenie
zbernice
Riadiaca
jednotka signálmi
1
>>
WR_A a RD_A
>>
0
KLÁVESNICA
1
>>
5
1
>>
0
1
+5V
1
0
RIADIACA
JEDNOTKA
A
>>
Pamäťový prvok - RAM
+5V
ADRESNÁ ZBERNICA 16
RJ
Nasleduje ukážka spolupráce jednotlivých
prvkov
RIADIACA
ZBERNICA
WRH RDA
WRM
RDM
počítača
DÁTOVÁ ZBERNICA 8
WRL
ADRESNÝ REGISTER
RAM
1. Zaadresovanie
8 bitovej bunky v RAM
Dekodér
WRD
2. Výber obsahu zvyčajne
adresymá dvojnásobný počet
registre
počítača
je pole
8 bitových
3.Niektoré
Odoslanie
operandu
na
port displeja.
bitov
než
dátová
zbernica, preto
1buniek
slúžia na
adresovanie
pamätí
adresovaných
pomocou
dekódera
adries.
sa naplňuje
0 dvomi
prenosmi
a ich výstup
sa napája
na1 dát
Na výstupe
sa objaví
obsah jedinej bunky.
8 bitových
>>
1
16 bitovú
Na zápis a čítanie
DÁTOVÁ
ZBERNICA
WRHslúži
– high
– horný bajt
0
ADRESNÚ
ZBERNICU
oddelená
oddelovačmi
riadenými
WRL
–
low
– dolný bajt
1
a takých
zberníc môže
byť aj viac.
Riadiacou
jednotokou.
1
0
>>>>
RAM >>
Adr.reg.
>>
Aritmeticko logická jednotka
>>
RIADIACA ZBERNICA
RJ
DO+
Údaje zRDR_A
pracovných
WR_B registrov
RDR_B OUT_C
IN_A
IN_B
DÁTOVÁ ZBERNICA
prenesú zabezpečujúca
do pomocných
ALJ jesajednotka
registrov
v ALJ nad binárnymi
matematické
operácie
vykonaní
operácií saresp.
číslamia po
SÚČET
ROZDIEL
B` 2
A` 3
výsledok
z
výstupu
ALJ
LOGICKÉ
OPERÁCIE
1
0
+
ALJ
prenesie
Riadiaca
do
jednotka
registrasúčasne
súčasne
Acc
>>
1
0
1
Riadiaca
jednotka
Riadiaca
jednotka
súčasne
C` 5
otvára
výstup
registra
B
>>
0
1
0
otvára
výstup
registra
Acc
otvára
výstup
C`
ALJ
Riadiaca
jednotka
vyvolá
0 registra B`ALJ
0
vstup
aaavstup
registra
A`
ALJ
vstup
registra
– aby
0 preniesla
0
operáciu
+ A
aby
dáta
-preniesla
aby0 preniesla
dátadáta
0 >>
výsledné
0
0 >>
>>
>>
0
0
WR_A
Acc
VÝSLEDOK
B
Acc = Acc + B >>
>>
Inštrukčný cyklus podľa Von NEUMANA
a Register inštrukcií
ADRESNÁ ZBERNICA 16
Inštrukčný cyklus má tieto etapy:
PROGRAM
(PC)
V počítačochCOUNTER
Von NEUMANOVEJ
RIADIACA ZBERNICA RJ
čítač
programu
1. –PC
register
inštrukciu
vRDM
RAM cyklu
WRH
RDAzaadresuje
WR_RI RD_RI
Nasleduje
prvýWRM
krok
inštrukčného
V
počítačoch
koncepcie
Von
NEUMANA
DÁTOVÁ
ZBERNICA
8jednotku
WRL
2. OPERAČNÝ
ktorý
je v prvom
slove inštrukcie,
sa cez DÁTOVÚ
koncepcie
jeKÓD,
register
ovládajúci
Riadiacu
(RJ)
prenesie do
Registra inštrukcii.
jeZBERNICU
adresný register
používaný
aj
1.
Zaadresovanie
inštrukcie
a
jej
prenesenie
do
PROGRAM
a
DATA
3. vDEKÓDUJE
sa
OpK
v
RJ
a
podľa
toho
sa
generujú
riadiace signály na
Dekodér
HARWARDSKEJ
tak
aj vo VON NEUMANOVEJ
REGISTER
INŠTRUKCIÍ
(
RI
)
REGISTRA
INŠTRUKCIÍ
( RI ). Obsah PC registra sa
adresy
jej výstupe
t.j. - RIADIACEJ
ZBERNICI
koncepcii.
inkrementuje
(+1).
Ak
jepriestor
inštrukcia
viac
slovná
inkrementácia
sa opakuje a
zdielajú
ten
istý
1
v
RAM
pamäti,
1
Pred
začiatkom
Inštrukčného
cyklu
ukazuje
na
napojený
DATOVÚ
ZBERNICU.
Počas
Inštrukčného
operandy
v na
inštrukcii
sa „aktivujú“
t.j.
umiestňujú
do
Operačným
kódom
0
0 >>
ktorú
nazývame
aj
OPERAČNÁ
PAMäŤ
.
bunku
programovej
pamäti
určených
miest.
Po načítaní
(aktivovaní)
všetkých
slov inštrukcie
PC
cyklu
sa
z miesta
v RAM
adresuje
PC1 register
1pamäti ktoré
ukazuje
naprvé
nasledovnú
inštrukciu.
ROM
– prislovo
Harwardskej
resp.
1 koncepcii
1
prenesie
inštrukcie
obsahujúce
jej OPERAČNÝ
(
RANDOM
ACCESS
MEMORY
–
4. Aktivovaná
sa s nadVonNeumanovej
vykoná.
RAM
–inštrukcia
pri t.j.
koncepcii
1operandmi
1 RJ
KÓD
(OpK)
kód
ovládajúci
nasledovné
kroky
5. Nasleduje
test prerušovacieho
ktorýktorá
medzipo
dvomi0po sebe
t.j. pamäť
s náhodným
prístupom,
0 systému,
obsahujúcej
nasledovnú
inštrukciu
ktorá
sa
nasledujúcimi
hlavného
programu,
resp. podprogramu
>>
vypnutí inštrukciami
počítača
stráca
1
svoj
obsah
)
1
BUDE
VYKONÁVAŤ
obsluhy prerušenia s nižšou prioritou,
umožňuje spustiť podprogram
1
1
poobsluhy
dokončení
práve
vykonávanej
inštrukcie
žiadosti o prerušenie.
Program Counter
RI >>>>
RAM
>>
Inštrukčný cyklus vstupuje do fázy dekódovania OpK
>>
Inštrukčný cyklus HARWARDSKEJ
konfigurácie
ADRESNÁ ZBERNICA 16
Inštrukčný
cyklus
má tieto
etapy:
PROGRAM
COUNTER
(PC)
V počítačoch HARWARDskej
RIADIACA ZBERNICA RJ
– čítač programu
1. PC WRH
register
zaadresuje inštrukciu
v ROM
V počítačoch
koncepcie
HARWARD
RDA
RDMD
RDMI
WR_RI RD_RI
WRL
2. koncepcie
OPERAČNÝ
nachádzajúci
sa vRiadiacu
prvom slove
inštrukcie
sa cez
DÁTOVÁ
ZBERNICA
8
je KÓD
register
ovládajúci
jednotku
(RJ)
je adresný
registerROM
používaný
aj na vstup RJ.
PRIAME
SPOJENIE
na RI prenesie
PROGRAM
sa
nachádza
v
ROM (EEPROM)
EXT.ZB
3. DEKÓDUJE
sa OpK
inštrukcie
RJ VON
a podľa
toho sa generujú riadiace
Nasleduje
prvý
krok
inštrukčného
cyklu
v HARWARDSKEJ
tak
ajv vo
NEUMANOVEJ
Dekodér
WROM INŠTRUKCIÍ
REGISTER
(
RI) . Obsah PC registra
DATA
sa
nachádzajú:
premenné
v RAM
adresy
signály
na
jej
výstupe
t.j.
RIADIACEJ
ZBERNICI
koncepcii.
napojený
priamo
na
ROM cez
multiplexor
umožňujúci
konštanty
v
ROM
sa
inkrementuje.
Ak
je
inštrukcia
viac
slovná
inkrementácia
1 a jejcyklu
1.Pred
Zaadresovanie
inštrukcie
prenesenie
dona sa1 opakuje a
začiatkom Inštrukčného
ukazuje
prenos
buď
inštrukcie
do RI
(vid.
RDMI read memory
instruction
)
operandy
v inštrukcii
sa umiestňujú
do Op.kódom
určených
miest. Po
0
0
REGISTRA
INŠTRUKCIÍ
( RI
) na nasledovnú inštrukciu.
bunku
programovej
pamäti
načítaní
(aktivovaní)
všetkých
slov
PC
ukazuje
resp.
DÁTOVÚ
ZBERNICU
(vid.
RDMD read memory data )
( READ
ONLY
MEMORY
–
1
1
ROM inštrukcia
– pri Harwardskej
koncepcii
resp.
4. Aktivovaná
sa
nad
danými
operandmi
vykoná.
1 len čítať
t.j. pamäť z ktorej možno
1po sebe
5. Nasleduje
test
prerušovacieho
systému,
ktorý
medzi
dvomi
RAM
–
pri
koncepcii
VonNeumanovej
1 preprogramovateľná
>>
Do
neho
sa
počas
Inštrukčného
cyklu prenesie
zROM
pamäti
1prerušenia
EEPROM
–
elektricky
)
nasledujúcimi
inštrukciami
hlavného
programu,
resp.
obsluhy
s
obsahujúcej nasledovnú inštrukciu
ktorá
sa
0
0
prvé
inštrukcie
obsahujúce
jej OPERAČNÝ
KÓD
nižšouslovo
prioritou,
umožňuje
spustiť
podprogram
obsluhy
žiadosti
o
1
BUDE
VYKONÁVAŤ
1
(OpK)
t.j. kód ovládajúci nasledovné
kroky RJ >>
prerušenie.
1
1
po dokončení práve vykonávanej inštrukcie
Program Counter
EEPROM
RI>> >>
>>
Inštrukčný cyklus vstupuje do fázy dekódovania OpK
>>
Stavové slovo programu
PSW – Program Status Word
Bez filozófie stavového slova by počítače nikdy
nevedeli MYSLIEŤ za človeka. Výsledok
matematických operácií +/- nastavujú príznaky
stavového registra.
Tieto stavy vyhodnotia podmienené skokové
inštrukcie ktoré umožňujú vetviť programy.
ČLOVEK
Pri rozhodovaní porovnáva hodnoty v mysli!
POČÍTAČ
Ak sa chce rozhodnúť urobí rozdiel hodnôt a
podľa príznakov výsledku (=0, >0, <0) sa
rozhoduje kde bude v programe pokračovať.
Autor: Ing. JANOUŠEK Jaroslav
učiteľ Výpočtovej techniky
na SPŠE Košice
Komenského 44
040 01 Košice
Slovakia
e-mail: [email protected]
22.1.2006