Transcript 6_1解碼編碼

第6章 組合邏輯應用實驗
6-1 編碼∕解碼器實驗
6-2 多工∕解多工器實驗
6-3 七段顯示解碼器
1
6-1 編碼∕解碼器
一、編碼器（Encoder）
二、解碼器（Decoder）
2
編碼器之概念圖
以OR閘組成
多對少關係
解碼器之概念圖
以AND閘組成
少對多關係
3
一、編碼器
1.編碼器係指將我們所熟悉的數值
編碼方式，轉換成二進制數值編
碼之電路
2.編碼器具有 m 條輸入線，n 條輸
出線，兩者之關係為m≦2n，且m
＞n
4
3.設計一組合邏輯電路的步驟：
（一）決定輸入、輸出線
（二）列出真值表
（三）寫出布林代數式
（四）畫出電路圖
5
4.無優先編碼器係指任何一條輸入
線均予以編碼，因此可能出現數
條輸入線同時編碼，導致輸出線
編碼錯誤
5.優先編碼器係指將高優先權的輸
入線先行編碼，而低優先權的輸
入線無論是否為有觸發，均不予
以編碼
6
一、4線對2線編碼器
（無優先編碼）
7
二、4線對2線編碼器
（優先編碼）
8
三、74LS147優先編碼器
10線對4線優先編碼器
9
二極體矩陣編碼器
返回
10
二、解碼器
1.解碼器係指將二進制數值編碼方
式，轉換成我們所熟悉的數值編
碼之電路
2.解碼器具有 n 條輸入線，m 條輸
出線，兩者之關係為m≦2n，且m
＞n
11
3.全解碼器係指有 n 條輸入線，就有
2n 條輸出線
4.部分解碼器係指有 n 條輸入線，但
輸出線少於 2n 條
5. 7447解碼器用於共陽極七節顯示
器；7448解碼器用於共陰極七節
顯示器
12
一、2線對4線解碼器
13
二、2線對4線解碼器（具有致能線）
14
三、74LS138 解碼器
15
74139解碼器
2
3
1
14
13
15
1A
1Y0
1B
1Y1
1G
1Y2
2A
1Y3
2B
2Y0
2G
2Y1
2Y2
2Y3
74139
2線對4線解碼器
真值表
4
5
6
7
12
11
10
G
1
0
0
0
0
輸入
B
×
0
0
1
1
A
×
0
1
0
1
Y0
1
0
1
1
1
輸出
Y1
Y2
1
1
1
1
0
1
1
0
1
1
Y3
1
1
1
1
0
9
P.S.
G = 1G + 2G
接腳圖
16
四、74LS139 CD4556 2對4解碼器
17
五、BCD對十進制 解碼器
TTL7442
CMOS4028
18
六、4514 4對16解碼器
19
七、74LS47與共陽極七段顯示器
返回
20
利用解碼器設計一個單一位元之全加器。
X
A
Y
B
Ci
C
Y0
3
線
對
8
線
解
碼
器
Y1
Y2
S
Y3
Y4
Y5
Y6
Y7
Co
被加數
X
0
0
0
0
1
1
1
1
輸入
加數
Y
0
0
1
1
0
0
1
1
輸出
進位
Ci
0
1
0
1
0
1
0
1
進位
Co
0
0
0
1
0
1
1
1
和
S
0
1
1
0
1
0
0
1
S  (1, 2, 4, 7)
Co  (3, 5, 6, 7)
21
利用解碼器IC 74138設計一組合邏輯電路。
F (C, B, A)  (1, 3, 5, 7)  (0, 2, 4, 6)
5V
5V
A
Y0
B
Y1
C
Y2
G1
Y4
G2 A
Y5
G2 B
Y6
Y0
B
Y1
C
Y2
Y3
Y3
5V
A
F
7421
Y7
74138
解碼器設計POS函數
5V
G1
Y4
G2 A
Y5
G2 B
Y6
F
7420
Y7
74138
解碼器設計SOP函數
22
利用多工器設計 F (C, B, A)  (0, 3, 4, 6)
之組合邏輯電路。
"1"
D
0
"0"
F (C, B, A)  (0, 3, 4, 6)
D2
 C B AC B AC B AC B A
多工器設計組合電路工作表
BA
C
C
C
D1
C
D3
B
S1
A
S0
4
線
對
1
線
多
工
器
Y
F
多工器設計之組合邏輯電路
BA
BA
BA
BA
D0
0
4
1
D1
1
5
0
D2
2
6
C
D3
3
7
C
連接至選擇線的輸入變數
多工器輸入端
布林函數的最小項
多工器輸入端應連接的訊號
23
74LS139 2對4解碼器
4線對2線編碼器
返回
24