Transcript Aucun titre de diapositive

Fabrice BOUQUET
DEUG 2ème Année
Représentation de l’information
Tension
1
Electronique :
Informatique :
0
0
Temps
4
B = 11
23 22 21 20
23 22 21 20
0 1 0 0
1 0 1 1
Humain :
Binaire = {0,1
Hexadécimal = {0, 1 … 9, A, B, C, D, E, F
Caractère = American Standard Code for Information Interchange
‘A’ = 97, ‘1’ = 49, ‘!’ = 33
2
Algèbre de Boole (1850)
• Deux lois de compositions internes : , 
• Espace : { 0, 1
Ou
X or
N or
Et
N and
E gal
A
 A
A
B
AB
AB
AB
AB
AB
AB
0
1
0
0
0
0
1
0
1
1
1
0
0
1
1
1
0
0
1
0
1
0
1
1
0
0
1
0
1
1
1
0
0
1
0
1
• AB = AB
• AB =  (AB )
• A B = (AB )
A B
A
• AB = (A  B) (A  B)
A
A B
A
B
A
B
• AB = (AB) (A  B)
C
C
C C
C
C
3
Propriétés de l’algèbre
Associativité
Commutativité
Distributivité
Loi d’Identité
Loi du 0 et 1
Loi d ’inversion
(AB) C = A (B) C)
(AB) C = A (BC)
AB = BA AB = BA
A (BC) = (AB)  (AC)
A (BC) = (AB)  (AC)
A0 = A
A1 = A
A1 = 1
A0 = 0
AA = 1
AA = 0
Théorème De Morgan
(ABC...) = ABC…
(ABC...) = ABC...
4
Chronologie
-3000 à 1945 : Prémisse et base (Diode, Booléen, cartes perforées)
1945 à 1955 : Premiers Ordinateurs (Transitor, mémoire à tores)
1955 à 1970 : Mini-informatique (Basic, Arpanet, circuit intégré, C)
1971 à 1976 : Informatique de « Garages » (Unix, Intel 4004, CP/M)
1976 à 1980 : Micro-informatique (Apple II, Dos, Space invaders)
1980 à 1983 : Informatique familiale (Z 80, ZX 81, Intel 8088)
1984 à 1986 : Informatique conviviale (Apple Macintosh, 68000)
1987 à … : Informatique de masses (Atari, Amiga, Clone IBM)
5
Pré-Historique
-3000 : Chine, l'octogone à trigramme
-500 : Moyen Orient, l'abaque et le boulier.
1623 : Wilhelm Schickard invente une horloge calculante (+,-,*)
1632 : L'Anglais Oughtred invente la Règle à calcul
1642 : Pascal, la Pascaline (+,-)
1666 : Moreland, la multiplication par additions successives.
1679 : Leibnitz, arithmétique binaire (octogrammes de Fou-Hi).
1694 : Leibnitz améliore la Pascaline (+,-,*,/)
1728 : Falcon construit métier à tisser utilisant les cartes perforées
1820 : Charles-Xavier Thomas, l'arithmomètre (calculette de poche)
1833 : Babbage, imagine et tente de réaliser la machine à différences
puis une machine analytique (UC,
mémoire, registres…)
6
Historique
1836 - 1838 : Edward Davy, William Looke et Charles Wheastone,
le télégraphe. Samuel Morse, code Morse
1840 : Ada Lovelace, principe itérations successives : algorithme
en honneur de Al Khowarizmi (820).
1854 : Boole, Algèbre de Boole
1858 : Le premier cable transatlantique (2ème en 1866)
1867 : Sholes et Glidden, machine à écrire (marque Remington)
1904 : John Fleming, Diode (tube à vide) Lee DeForest, Triode 1907
1919 : Eccles et Jordan, Basculeur (deux triodes) flip-flop, bi-stable
1937 : Alan M. Turing, Machine de Turing
1938 : Thèse de Shannon, BInary digiT (// architecture et Booléen)
Création du Versuchmodell 1 ou Z1 (mécanique)
1941 : Création du calculateur binaire ABC (lampes)
7
1945 : Murray Hopper découvre dans Mark I le BUG
Générations et technologie
• Première génération
– Tubes à vide 1939-1955
• Deuxième génération
– Transistors 1955-1965
1906 Triode
par Lee DeForest
1948 Transfer resistor
par Bell
• Troisième génération
1957 Puce par
Texas Instruments
– Circuits intégrés 1965-1980
et Fairchild
• Quatrième génération
Semiconductor Company
– LSI, VLSI (Very) Large Scale
Integration 1980...
8
Composition d’un ordinateur
9
Carte mère
Clavier / Souris
Port Série / Parallèle
USB
Slots d’extension ISA / PCI
Contrôleur
Mémoire:
EDO
SDRAM
Quartz
CPU
Chipset
Contrôleur
Disque
Bios
Pile
Connecteurs : IDE / Disquette
Alimentation
10
Mémoire
Mémoire centrale :
• Stockage des informations sous forme de bits
• Structure en cellules (taille variable, 1Ko)
• Chaque cellule possède une adresse
• Elle est volatile
Types de mémoires :
• RAM : Random Access Memory, accès direct à chaque
cellule mémoire, lecture/écriture (mémoire centrale)
• ROM : Read Only Memory, lecture seulement, non volatile
(bios)
• PROM, EPROM, EEPROM : Programmable Read Only
Memory, lecture « seulement », non volatile (un peu partout,
bios)
11
Type de RAM
CPU
registres
Taille : 200 o
Vitesse : 5 ns
•
•
c
a
c
h
e
Bus
Mémoire
64 Ko
10 ns
Bus
E/S
Mémoire
32 Mo
100 ns
E/S systèmes
2 Go
5 ms
SRAM : Statique RAM, peu rafraîchie, tant d’accès très court
mais cher (registre, cache) : Bascule D
DRAM : Dynamique RAM, rafraîchie souvent plusieurs fois
par seconde, coût peut élevé (mémoire centrale) : Transistor
12
Evolution des processeurs
Intel P ro cesseu r
8086
D ate de
m ise en
service
1978
P erform
CPU
en M IP S fréquen ce
0.8
80 286
1982
2.7
386 D X
1985
6
486 D X
1989
20
P entium I &
MMX
P entium P ro
1993
100
1995
440
P entium II
C eleron
1997
466
P entium III
A M D A thlon
P entium IV
A M D A thlon X P
1999
1000
2001
3000
4,77M hz
8M hz
6 M hz
25 M hz
16 M hz
50 M hz
25 M hz
120 M hz
60 M hz
233 M hz
150 M hz
200 M hz
233 M hz
450 M hz
400 M hz
1,2 G hz
1,4 G hz
N b de
T ransistors
T aille des
registres
29 K
16
134 K
16
275 K
32
1,2 M
32
3,1 M
32
5,5 M
32
7M
32
8,2 M
32 G P
128 S IM D
32 G P
128 S IM D
12 M
T aille du
bus de
données
16
20
16
20
32
32
32
32
64
32
64
36
64
36
T aille
m ém oire
adressable
1 Mo
64
36
64
512
64 G o
Pentium IV 3,06 Ghz HyperThreading
16 M o
C ache dans le
CPU
N one
-
4 Go
-
4 Go
8 K o L1
4 Go
16 K o L1
64 G o
16 K o L 1
256/512 K o L 2
64 G o
32 K o L1
256 K o ou
512K o L2
32 K o L1
512 K o L2
8K o L1
512 K o L2
64 G o
13
Unité de Calcul
Registres
Processeur 8086
AX : Al - Ah
BX : Bl - Bh
CX : Cl - Ch
DX : Dl - Cl
BP
SP
DI
SI
Unité Interface
Généraux
IP
CS
SS
DS
ES
Pile
Spécialisés

Bus Interne
Bus
ALU
UES
DI
GM
Externe
Drapeaux
Composition en deux groupes ( UC / UI ) :
– Unité d’Exécution & Séquencement et Décodeur d’Instruction
– Unité Logique & Arithmétique et Gestionnaire Mémoire
– Registres et Drapeaux
14
Architecture AMD Athlon
15
Bus
• Un Bus permet de transmettre en parallèle plusieurs données
entre les différentes unités de l’ordinateur
• 1 fil = 1 bit
• 4 Types de Bus :
–
–
–
–
Bus de commande : travail du processeur
Bus d’adresse : transmet adresse mémoire lire/écrire
Bus de données : transmet données cf. commande
Bus d’extensions : ISA, EISA, PCI, AGP, SCSI, USB
16
Périphériques
Entrée/Sortie
Stockage
Interface utilisateur
Réseau
Interruption ?
Mon Programme
Touche Appuyée ?
Oui
Traitement
Non
Touche Appuyée !
Mon Programme
Traitement
Clavier
Interrogation : Perte de temps
18
Interruptions
Priorité
• 3 niveaux d'interruption, exception, trappe :
– NMI (Non Masquable Interrupt) Hardware
– INTR (Interruption Request) (si IF=1) Hardware
– INT (Interrupt) Logicielle
• Interruption : Signal externe "asynchrone" rythmant
les opérations du système ( Timer 18,2 x par seconde,
touche appuyée sur le clavier )
• Exception : Signal interne au processeur ( division par
zéro, overflow )
• Trappe : Demande explicite de traitement logicielle
( Souris, touche clavier, division par zéro...)
19
Déroutement d’un programme
Communication
Processeur
Intra-Processeur
Demande
NMI
IRQ i
Int i
Demande
Autorise
Informe
Bus
Terminer instruction
en cours
Logiciel
INTR 8259
Périphérique
Recherche vecteur dans la table (IDT)
Programme
Empiler Drapeaux, CS, IP (pile)
IF = 0, CS,IP <- vecteur
IT
Programme
Programme
Fin IT
Traitement IT
ACQ 8259
Dépiler CS,IP, Drapeaux (pile)
CS,IP <- vecteur
20
Assembleur : Nasm
[BITS 16]
[ORG 0x0100]
[SEGMENT .text]
BEGIN:
jmp
[SEGMENT .data]
Val equ 12
Var1 db 69
Var2 dw 0FFFFh
.START
.FIN:
mov ax, $4C00
int $21
[SEGMENT .bss]
Tab resb 100
.START:
mov Var1, 3
jmp .FIN
;END START
21
Déclaration
DB : Variable 8 bits
DW : Variable 16 bits
EQU : Constante
RESB : Variable 8 bits
RESW : Variable 16 bits
BYTE : Taille d'une variable mémoire 8 bits
WORD : Taille d'une variable mémoire 16 bits
Etiquette : adresse d’une méthode/ branchement
.Etiquette : adresse locale
22
Instructions
NOP : Rien
MOV : Affectation
PUSH : Empiler
POP : Dépiler
CALL : Appel de sous-programme
RET : Retour d'un sous-programme
LDS : Chargement double
LES : Chargement double
INT : Interruption
LOOP : Répétition
23
Instructions Arithmétiques
INC : Incrémentation
DEC : Décrementation
ADD : Addition
SUB : Soustraction
MUL : Multiplication
DIV : Division
24
Instructions / Bits
AND : Et
OR : Ou
XOR : Ou exclusif
NOT : Non
SHL : Décalage à gauche
SHR : Décalage à droite
ROL : Rotation à gauche
ROR : Rotation à droite
25
Instructions Branchement
JMP : Branchement inconditionnel
CMP : Comparaison de valeur
JE : égalité
JNE : Différent
JA : Supérieur
JAE : Supérieur ou égal
JB : Inférieur
JBE : Inférieur ou égal
JC : Retenue
JNC : Pas de retenue
26
Systèmes d’exploitation
Interêt :
• Appels à des matériels différents soient transparents
• Gestion de ressources :
Mémoire, Processeur, Disque, Affichage
Fonctions de base :
• Gestion de la memoire
• Gestion du processeur
• Gestion de périphériques
• Gestion des évènements
• Gestion des fichiers
• Interface de commande
27
Unix
UNuplexed Information and Computer Service
1969 Bell Laboratories (AT & T) :
Ken Thompson, Dennis Ritchie et Brian Kernighan
Deux grandes familles :
• System V (AT & T)
• Berkley Software Distribution
Divers :
Spix (BULL) - Ultrix (DEC) - HP-UX (HP)
AIX (IBM) - Xenis (Microsoft) - SunOS / Solaris (Sun)
Linux (Redhat, Corel, Mandrake, Slakware...)
28
Mac OS
Macintosh Operating System
Historique :
•1ère version : 1984, Apple et Steve Jobs
Alto Research Center de Xerox
•1998 : MacOS 9 : PowerPC
•2001 : MacOS X alias Rhapsody
29
MS Dos et windows
MicroSoft Disk Operating System
Historique :
• 1980 : MS-DOS 1.0, Bill Gate
• 1985 : Windows 1.0
• 1993 : Windows NT 3.1 (avec IBM)
• 1995 : Windows 95 (alias windows 4 et MS-DOS 7) :
• Systeme d'exploitation : Windows
• Interpréteur : MS-DOS
• 2000 : Windows 2000 et Windows Millenium
30
Ordonnancement des processus
Qualités :
• Equitabilité
• Efficacité
• Temps de réponse
• Temps d'éxuction
• Rendement
Types :
• Ordonnancement circulaire
• Ordonnancement avec priorité
• Files multiples
• Ordonnancement du plus court d'abord
• Ordonnancement dicté par une politique
• Ordonnancement à deux niveaux
31
Systèmes
Processus ou tâches :
• Mono-tâche
• Multi-tâches
Utilisateur :
• Mono-utilisateur (single)
• Multi-utilisateurs
Gestion mémoire :
• Pagination
• Mémoire virtuelle
32
Réseau
Deux grandes familles :
• Réseaux Locaux d’Entreprise (Local Area Network)
• Réseaux grand distance (Wide Area Network)
Intérêt :
• Communication inter-sites
• Partage de ressources (programme, données, matériels)
• Utilisation de « Farms » / serveur
• Sensibilité aux pannes
Problème :
• Hétérogénéité des matériels
• Erreurs de transmission
• Cohérence et synchronisation
33
Les couches réseaux
7 couches ISO du modèle OSI
APDU
PPDU
SPDU
TPDU
Paquet
Trame
Bit
PDU : Protocol
Data Unit
Application
Présentation
Session
Transport
Réseau
Liaison
données
Physique
Gestion de
l’Application
TCP - UDP
Fonction de
Transport
Support Physique de Transmission
IP
Ethernet
34
Type de supports
• Câble électrique à paire torsadées :
Mb/s, Téléphone
• Câble à paire coaxiales : 10 Mb/s RLE
• Fibre optique : Gb/s
• Onde en transmission à vue direct : Faisceaux hertzien, laser
infra-rouge, ondes radio
• Satellites de communication
35
Les Réseaux
Connexion par câble : DCC
Matériel :
• Port série (COM) : 9-10 Ko/s
• Port parallèle (LPT) : 60-80 Ko/s
Nombre d’utilisateur : 2
36
Les Réseaux
Connexion par modem
Matériel : Norme V.90 56 000 bps
• US Robotics X2
• Rockwell K56 Flex
Nombre d’utilisateur : 2...
• Equivalent au DCC
• Connexion prestataire d’accès
37
Les Réseaux
Connexion par carte
Matériel :
• Carte réseau
• Câble
Nombre d’utilisateur : 2...
RJ 45
BNC
Etoile
Bus
38
INTERNET
Transmission Control Protocol / Internet Protocol
1969 : Début du (D)ARPAnet (4 machines)
1972 : Démonstration de ARPAnet
Début de la spécification de TCP/IP
1980 : Unix BSD 4.1 inclut TCP/IP
1983 : Utilisation de TCP dans ARPAnet
1988 : Mise en place du Backbone de la NSFnet
1990 : Explosion IP en Europe
1992 : EBONE et RENATER
39
RENATER
REseau National de télécommunication pour la Technologie,
l’Enseignement et la Recherche
Octobre 1991 : Démarrage expérimental
Novembre 1992 : Démarrage opérationnel (70 sites)
Eté 1994 : Construction de la dorsale à 34 Mb/s
Mai 1995 : 350 sites en 16 réseaux régionaux: 4 téraoctets/mois
Décembre 1997 : 583 sites
1998 :Déploiement de RENATER II :
(Serfice ATM Fédérateur et d’Interconnextion de Renater)
2000 : 600 sites, 26 NRD
40
RENATER 2
http://www.renater.fr
41
http://www.renater.fr
42
Les Connections
http://www.renater.fr
43
http://www.renater.fr
44
Réseau Lumière (centre ville)
http://www.besancon.org
45