Slide 1

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 2

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 3

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 4

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 5

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 6

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 7

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 8

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 9

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 10

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 11

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 12

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 13

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 14

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 15

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 16

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 17

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 18

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 19

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 20

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 21

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 22

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 23

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 24

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 25

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 26

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 27

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 28

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 29

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 30

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 31

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 32

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 33

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 34

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 35

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 36

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 37

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 38

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 39

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 40

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 41

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 42

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 43

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 44

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 45

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 46

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 47

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 48

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 49

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 50

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 51

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 52

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 53

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 54

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 55

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 56

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 57

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 58

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 59

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 60

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 61

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 62

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 63

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 64

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 65

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 66

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 67

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 68

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 69

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 70

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 71

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 72

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 73

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 74

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 75

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 76

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 77

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 78

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 79

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 80

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 81

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 82

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 83

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 84

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 85

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 86

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 87

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 88

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 89

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 90

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 91

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 92

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 93

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 94

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 95

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 96

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 97

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 98

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 99

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 100

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 101

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 102

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 103

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 104

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 105

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 106

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 107

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 108

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 109

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 110

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 111

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 112

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 113

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 114

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 115

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116


Slide 116

La CARTE MERE
Introduction
1

Présentation fonctionnelle (Rappel)
MATERIEL

PERIPHERIQUES

ORDINATEUR

Microprocesseur

Mémoire C.

ROM

RAM

ENTREES

SORTIES

2

Présentation fonctionnelle (Rappel)
Unité Centrale
Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Sorties

Mémoire auxiliaire
3

La Carte Mère
• La carte mère est une des réalisations
techniques de certains éléments fonctionnels
cités.
• Sur la carte mère on trouvera :
• Le processeur
• La mémoire (ROM et RAM)
• Des connecteurs pour recevoir les
périphériques.
• Le Chipset
• Le BIOS en ROM
4

La Carte Mère
Il existe plusieurs FORMATS :
• Format AT en voie de disparition. Dépourvue de
port USB, les divers périphériques de base (clavier,
série, parallèle, sourie) sont reliés à la carte par des
nappes.

• Format ATX actuellement utilisé dans la plupart
des PC. Elle est muni de ports USB et les divers
périphériques de base sont intégrés à la carte.
• Format NLX se caractérise par une absence de
connecteur. La carte s'enfiche en fond de panier.

Le boîtier est adapté au format de la carte.
5

La Carte Mère
Le format AT

6

Le PROCESSEUR
Le MARCHE
Il est dominé par la société INTEL avec ses :
Processeurs :
PENTIUM I, II, III et IV
(de 60 Mhz jusqu'à 4 Ghz )

CELERON (version bridée -et meilleur marchédu Pentium. Jusqu'à 2.6 Ghz )

ITANIUM (processeur 64 bits)
Composants divers (Contrôleur de Bus, Contrôleur
de transmission série, etc…).

7

Le PROCESSEUR
Il existe d'autres constructeurs de processeurs :
AMD avec ses processeurs
DURON - Sempron (1.6 -1.8 Mhz annoncé 2 Ghz)
ATHLON XP puis 64 (jusqu'à 2.4 Ghz)
Opteron processeur 64 bits (jusqu'à 2.6 Ghz)

CYRIX (racheté par VIA Technologies Inc.) avec le
processeurs M II et le Cyrix
VIA avec le C3 et Transmeta avec Crusoé
Ces processeurs sont des clones du PENTIUM.
8

Le PROCESSEUR
INTEL et AMD sont les principaux fournisseurs
de composants pour les PC.
Il existe également les sociétés :
IBM/MOTOROLA avec sa gamme POWERPC
qui équipe en particulier les MACs

Compaq/DEC avec sa gamme ALPHA
etc.
Un système d'exploitation est écrit (ou compilé)
pour un processeur déterminé.
9

Le PROCESSEUR
Les connecteurs du processeur
Jusqu’au x386 le processeur était soudé sur la
carte mère.
Depuis le x486 le processeur est amovible et
implanté sur un CONNECTEUR. Selon la
nature de ce connecteur la carte mère est
construite pour recevoir une catégorie de
processeur.
10

Le PROCESSEUR
Les différents connecteurs sont :
• SOCKET 7  Pentium I et I MMX, M II de Cyrix et le K6
d'AMD

•
•
•
•
•
•
•

SLOT 1  Pentium II, III et Céléron
SLOT 2  Xéon d'Intel
SLOT A  ATHLON (ou K7) d'AMD
SOCKET 370  Céléron deuxième génération
SOCKET A  ATHLON à plus de 2 Ghz
SOCKET 478  PIV, Céléron dernière génération
SOCKET 775  PIV dernière génération

• Une carte peut être MULTIPROCESSEUR
11

Le CHIPSET
• Le CHIPSET est l'ensemble de composants qui
assure la compatibilité dans la machine entre :
• Le processeur
• L'accès à la mémoire
• Au disque IDE
• Aux bus externes PCI, ISA et AGP

12

Le CHIPSET
• Le rôle de ce composant est important. C'est
lui en particulier qui assure la fréquence de la
carte (ou bus interne ou FSB).
Les fréquences sont : 66, 100, 133, 400, 533...
• Important : La fréquence du processeur est en
fait un multiple de la fréquence du bus interne.
Par exemple avec un bus à 400 Mhz et un coefficient
de 5, le processeur tournera à 2 Ghz.

Cette particularité est à la base de l'overclocking
13

Le CHIPSET

14

La CARTE MERE
Les BUS
15

Les BUS
• Un bus est un ensemble de "fils" ou de lignes
permettant l'échange d'informations d'un
circuit électronique vers un autre.
• Connaître un bus, c'est définir :
 sa largeur : 8, 16, 32, 64 bits,
 sa description c'est à dire connaître
 la nature des informations qu’il
transporte
la nature électrique des signaux
16

Les BUS
Classement fonctionnel des bus
Il y a trois types fondamentaux de bus selon la
nature des informations transmises :
• Le BUS DE DONNEES. Il sert au transport de
l'information proprement dite. Il est composé
de p fils notés généralement D0 - Dp-1
"p" est actuellement fixé à 32.
CPU  écriture  Mémoire ou périphérique
CPU  lecture  Mémoire ou périphérique

Ce bus est bidirectionnel.

17

Les BUS
• Le BUS D'ADRESSE
Il sert au transport des adresses des mots
mémoire à lire ou à écrire.
CPU   Mémoire

Ce bus est donc Unidirectionnel.
Il est composé de "n fils" (32 actuellement) notés
généralement A0 - An-1.
La puissance d'adressage de ce bus sera :
2 (largeur_du_bus)
18

Les BUS
• Le BUS DE COMMANDES
Les lignes qui forment ce bus sont
indépendantes. Chacune assure une seule
fonction de commande (R/W, C/S, etc.)
Il est bidirectionnel
Sur une carte mère les bus forment un goulot
d'étranglement. La circulation des
informations sur les bus est très rarement
synchronisée avec la vitesse du processeur.
19

Les BUS
MICROPROCESSEUR

MEMOIRE

INTERFACE

Bus de
Commandes

Bus d’adresses

Bus de
Données

Les BUS
Un périphérique est connecté au processeur par
l'intermédiaire d'un connecteur (SLOT) qui
présente un bus normalisé. On distingue ainsi :
Le Bus ISA (ou PC-AT)
Le Bus MCA
Le Bus EISA
Le Bus PCI
Le Bus USB
Le Bus AGP
Le Bus SCSI
21

Les BUS - Les SLOTS

Le Bus
AGP
Le Bus
PCI
22

Les BUS
Le Bus ISA (ou PC-AT)
• Industry Standard Architecture
• Apparu en 1984 avec le processeur AT Intel 80286 à 8
Mhz
• Il est synchrone avec le processeur (8 Mhz)
• Largeur du bus 16 bits (8 bits en version XT)
• Taux de transfert théorique 8 Mo/sec
• Configuration matérielle des cartes d'extension

Avec les successeurs du 80286 qui ont 32 bits et
sont plus rapides, de nouveaux bus
apparaissent et le remplacent.
23

Les BUS
Le Bus ISA (ou PC-AT)

24

Les BUS
Le Bus MCA
• Micro Channel Architecture
• Développé par IBM pour le PS/2 en 1987
• Bus à 32 bits asynchrone à 8.33 Mhz (64 bits en 1992 à
10 Mhz puis à 20 Mhz en 1994)
• Les cartes sont configurables par logiciel (on parlera
de bus intelligent)
• Taux de transfert 40 Mo/s en 87, 80 Mo/s en 92 et 160
Mo/s en 94

Mais le bus MCA ne pouvait coexister avec ISA
25

Les BUS
Le Bus EISA
• Extended ISA
• Apparu en 1988 pour concurrencer MCA
• Bus 32 bits à 8 Mhz (pour sa compatibilité avec
ISA) à 33 Mhz en autonome
• Taux de transfert 33 Mo/s
• Bus intelligent
Bus en cours de disparition sur les cartes mère
actuelle au profit du ….
26

Les BUS
Le Bus PCI
• Périphéral Component Interconnect
• Bus développé par Intel en 1993
• Bus 32 bits à 33 Mhz puis à 66 Mhz (étendu à
64 bits depuis 94 : norme PCI 2.1 )
• Taux de transfert 132 Mo/s (264 Mo/s)
• Bus totalement indépendant du processeur et
intelligent (Plug and Play).
• Son contrôleur intègre un buffer pour faire le
lien avec les autres bus plus lents.
27

Les BUS
Le Bus PCI

28

Les BUS
Le Bus PCI Express
• Ce nouveau format de bus est destiné à
remplacer le PCI et l'AGP.
• Bus développé en 2002, sortie en 2004
• Bus série utilisant de 1 à 32 voies
• Taux de transfert 250 Mo/s à 8 Go/s
• Raccordé directement sur le pont Nord.
• Communication 'Peer to peer' (point à point) :
il est possible aux périphériques PCI-Express de communiquer
entre eux en passant directement par le switch responsable de
l'interface.
29

Les BUS
Le Bus AGP
• Accélerator Graphic Port
• Bus créé en 1996 par Intel, Microsoft et les fabricants de cartes
vidéo pour gérer les cartes graphiques.
• Son objectif améliorer les performances du 3D
• Il a remplacé dans le domaine vidéo, le bus PCI
• Il permet de relier directement la carte graphique, le processeur
et la mémoire vive. Une des caractéristiques du bus AGP est de
permettre l'utilisation de la mémoire vive du PC pour le stockage
des éléments graphiques volumineux. Cette allocation dynamique
de la mémoire centrale au fur et à mesure des besoins permet en
partie de se passer de la coûteuse mémoire vidéo de la carte
graphique.
30

Les BUS
Le Bus AGP
• Cadencé à 66 MHz, le bus AGP autorise un transfert
théorique :
– pour l'AGP 1X de 66,66 MHz x 32 bits /8 = 266.67 Mo/s
– La norme AGP 2X atteint les 533 Mo/s (contre 132
Mo/s pour le PCI). La norme AGP 2X Pipe envoie les
données et les commandes de façon multiplexée
– On atteint 1Go/s pour l’AGP 4X et 2Go/s pour l’AGP
8X
• Les cartes mères possèdent un slot AGP pour recevoir les
cartes graphiques utilisant ce bus.

31

Les BUS
 Le Bus USB
• Apparu en 1995 à la suite d'une collaboration entre
Intel, Microsoft, Compaq, IBM, DEC, NEC et
Northern Télécom
• Destiné à connecter, à reconnaître automatiquement
et à gérer des périphériques externes : clavier, souris,
joystick, imprimante, scanners, appareil photo
numérique, camescope, etc.)
• Taux de transfert : USB 1: 12 Mb/s; USB2 : 480 Mb/s
• Permet de connecter à chaud et en série jusqu'à 127
périphériques
32

Les BUS
 Le Bus USB
Boîtier USB

Lecteur
Scanner

ZIP

Imprimante
33

Les BUS
Le Bus SCSI
• Small Computer System Interface
• L'idée de base du bus SCSI (fabriquant de disque dur
Shugart) est de rendre la gestion des périphériques
indépendante de l'ordinateur (nouveau périphérique,
nouvelle interface, nouveau gestionnaire).

• Le bus SCSI est dit :
• Intelligent car il dispose de son processeur (sur une
carte ou sur la carte mère).
• Multimaître car il peut relier 8 (ou 16)
périphériques dont chacun peut initialiser et
diriger les échanges entre ces périphériques.
34

Les BUS
Le Bus SCSI

Connecteur interne

Connecteur externe

3 Connecteurs sur certaines cartes

Bus PCI

35

Les BUS
Le Bus SCSI : Exemples de Systèmes SCSI
Périphérique 1

Périphérique 2

….

Carte SCSI

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

Carte SCSI

….

Périphérique n
Terminateur
(bouchon)

Périphérique 1

Périphérique 2

….

Périphérique n
Terminateur
(bouchon)

36

Les BUS
Le Bus SCSI
• Le contrôleur SCSI peut être intégré à la carte mère
(configuration serveur) ; Ceci limite l'évolution, la carte
ne peut-être changée.
• Chaque périphérique a son propre numéro
d'identification : LUN (Logical Unit Number). Le
contrôleur possède lui aussi un LUN, en général le n°7. Il
reste donc 6 ou (15) numéros pour les périphériques.
• Le terminateur peut être logiciel.
37

Les BUS
Le Bus SCSI Évolution des bus SCSI
• SCSI - 1 apparaît en 1986. C'est un bus à 5Mhz
sur 8 bits avec 5 Mo/s de transfert. Longueur
maximum du câble : 6 mètres.
Cette norme donnait aux fabricants une trop
grande marge d'interprétation.
• SCSI - 2 apparaît avec un jeu de commandes
commun à tous les périphériques. La fréquence
du bus est de 10 Mhz. Longueur maximum du
câble : 3 mètres.
38

Les BUS
Le Bus SCSI
• Le SCSI-2 se décompose en :
• SCSI Fast - Bus sur 8 bits à 10 Mo/s
• SCSI Wide bus sur 16 bits à 20 Mo/s
puis sur 32 bits à 40 Mo/s
• Le SCSI Ultra (ou Fast-20)
• Fréquence du bus 20 Mhz
• Longueur maximum du câble : 1,5 mètres.
• Sur 8 bits à 20 Mo/s
• Sur 16 bits à 40 Mo/s
39

Les BUS
Le Bus SCSI
• SCSI Ultra 2 (ou Fast 40)
• Permet la connexion de 15 périphériques
• Longueur maximum du câble : 12 mètres
(utilisation de la technologie Low Voltage
Differential - LVD).
• Fréquence du bus 40 Mhz
• Sur 8 bits à 40 Mo/s
• Sur 16 bits à 80 Mo/s
40

Les BUS
Le Bus SCSI
• SCSI Ultra 3 (ou Fast 80)
• Permet la connexion de 31 périphériques
• Fréquence du bus 80 Mhz
• Sur 8 bits à 80 Mo/s
• Sur 16 bits à 160 Mo/s en Wide
• Ultra 640 SCSI 3 :16 bits à 640 Mo/s

41

Les BUS
 Le Bus IDE et EIDE
• Le standard ATA (Advanced Technology Attachment)
est commercialisé sous le nom : IDE : Integrated
Drive Electronic puis EIDE : Enhanced IDE. L'EIDE
est la norme actuelle
• Les cartes mères possèdent généralement 2
contrôleurs et donc 2connecteurs IDE.
• La norme ATAPI (PI pour Packed Interface) ajoute la
possibilité de faire fonctionner sur des ports IDE des
périphériques autres que des disques durs : CDROM, Streamer, Lecteur ZIP, etc.
42

Les BUS
Le Bus IDE et EIDE

Les deux
connecteurs
IDE

43

Les BUS
Le Bus IDE et EIDE
• La vitesse de transfert des données dépend du
protocole de transmission :
• PIO (Programming Input/Output)
• En mode 3 - 11 Mo/s
• En mode 4 - 16 Mo/s
• MULTIWORD DMA (Direct Memory Access)
permet des transferts entre 11 et 16 Mo/s
• L'Ultra DMA permet d'atteindre des transferts
de 33, 66, 100, 133 Mo/s
44

Les BUS
Le Bus IDE et EIDE
• Connexion des périphériques
Périphérique 0 Maître

Périphérique 0 Maître

Périphérique 1 Esclave

Périphérique 1 Esclave

Connecteur 1

Connecteur 2
45

La CARTE MERE
La MEMOIRE
46

Les Mémoires
Dispositifs électroniques capables d'enregistrer
de l'information puis de la restituer.
Deux grandes classes de mémoires :
• La mémoire centrale (et assimilée)
• La mémoire de masse
– Le Disque Dur (et assimilé)
– Le Disque optique
– La bande magnétique
(mémoire électronique \\ mémoire magnétique et optique)
47

Les Mémoires
Classification des mémoires (cf. tableau)
Caractéristiques des mémoires (cf. tableau)
Petite synthèse :
A van tages
M ém oire
C en trale

M ém oire d e
m asse

In con vén ien ts

T rès rap id e
O n éreu se
P eu volu m in eu se V olatile
A ccès d irect
F aib le cap acité
P eu on éreu se
N on volatile
G ran d e cap acité

V olu m in eu se
L en te

48

Les Mémoires électroniques
• On distingue traditionnellement :
– La mémoire vive
RAM : Random Acces Memory
– La mémoire morte
ROM : Read Only memory
(Il s'agit d'appellations génériques qui regroupent
chacune différentes technologies)
49

Les Mémoires électroniques
Le BIOS en
mémoire morte
(ROM)

Les
connecteurs
mémoire Vive
(RAM)
50

Les Mémoires mortes (les ROMs)
On distingue traditionnellement :
• La ROM
• La PROM
• L'EPROM
• L'EEPROM

• La FLASHROM
51

Les Mémoires mortes (les ROMs)
• La ROM (Read Only Memory)
C'est un circuit dont le contenu à été programmé
à sa fabrication et qui ne peut plus être effacé
ni modifié. Une mise à jour de son contenu
implique donc un remplacement du circuit.
Le coût relativement élevé de leur fabrication
impose une fabrication en grande série. Au
départ, ces mémoires étaient utilisées pour
stocker les parties bas-niveau du système
d'exploitation de l'ordinateur (BIOS du PC par
exemple).
52

Les Mémoires mortes (les ROMs)
Une ROM est composée d'une grille dont les
lignes sont reliées aux colonnes par des diodes
(ou des transistors).
L'adresse sélectionne une ligne. Le nombre de
lignes donne la capacité en mots de la ROM.
La donnée est reçue sur les colonnes. Le
nombre de colonnes fixe la taille du mot
mémoire.
Ainsi une mémoire de 1024 octets aura donc
1024 lignes et 8 colonnes.
53

Les Mémoires mortes (les ROMs)
• Fonctionnement

2

+V

1

0

0

1

1 3 0

1

0

1

Choix d'une ligne ("fermeture de l'interrupteur")

2

Le courant "s'écoule" vers la masse

3

1

Récupération du mot mémoire sur les colonnes
54

Les Mémoires mortes (les ROMs)
• Fonctionnement
DECODEUR

A5
A4
A3

A2
A1

DECODEUR

A0
Valeur

Exemple d'une ROM à diode avec 64 bits

55

Les Mémoires mortes (les ROMs)
• La PROM (Programmable ROM)
Il s'agit d'une ROM dont le contenu est crée
par un utilisateur à l'aide d'un programmateur
de PROM (ou brûleur).
Au départ la puce ne renferme que des «1» et le
brûleur transforme les «1» en «0»
• Ces composants, identiques à l'usage à la
ROM, concernent des petites séries ou des
essais.
56

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Mémoire morte programmable et effaçable.
L' EPROM est une PROM dans laquelle il est
possible d'écrire, mais également d'effacer le
contenu.

57

Les Mémoires mortes (les ROMs)
L'effacement est effectué par une petite fenêtre
sur la puce, qui placée sous une intense lumière
UV (ultraviolet), remet toutes les valeurs
brûlées à leur état initial.
Les EPROM coûtent plus chères que les PROM,
cependant elles peuvent être réutilisées
plusieurs fois.
Elles sont utilisées lors des tests ou dans des
situations (laboratoires…) où les données sont
appelées à être modifiées souvent (chaque jour
ou semaine...).
58

Les Mémoires mortes (les ROMs)
• L'EPROM (Erasable Programmable Read
Only Memory)
Lucarne d'effacement

59

Les Mémoires mortes (les ROMs)
• L'EEPROM (Electrically Erasable
Programmable Read Only Memory)
Mémoire morte programmable et effaçable
électriquement.
Une EEPROM est une sorte de EPROM qui
peut être effacée électriquement sans utilisation
de lampes UV.
60

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
EPROM effaçable et programmable
électriquement très rapidement par blocs de 64
Ko.
Cette catégorie de ROM est conçue avec une
intégration très importante :
• 1 transistor par point mémoire -bit- au
lieu de 2 dans une EEPROM.
• Capacité importante pour un faible
encombrement.
61

Les Mémoires mortes (les ROMs)
• La FLASHROM (Mémoire flash).
Utilisation :
• Pour les cartes mémoire PCMCIA des
ordinateurs portatifs (Personnal Computer
Memory Card International Association).
• Pour installer le BIOS sur la carte mère.
L'utilisateur peut ainsi effectuer lui-même
les mises à jour.
62

Les Mémoires vives (les RAMs)

On distingue traditionnellement :
• La mémoire statique (SRAM)
• La mémoire dynamique (DRAM)

63

Les Mémoires vives (les RAMs)
• RAM Statique
– Elle est constituée de bascules composée de 6
transistors et peut conserver l'information
jusqu'à une centaine d'heures selon le type
de transistor utilisé.
– Elle est très rapide entre 15 et 30 ns.
– Elle est onéreuse du fait de la difficulté de
l'intégration.
– Elle est surtout utilisée pour la mémoire
cache.
64

Les Mémoires vives (les RAMs)
• RAM Dynamique
– Elle est constituée de cellules composées d'1
condensateur et d'1 transistor. Mais le
condensateur est un composant qui perd
naturellement sa charge. Il faut donc
procéder régulièrement à une relecture et
une réécriture des données pour recharger le
condensateur : c'est le rafraîchissement.
– Le temps d'accès à la DRAM est d'environ
60 ns - 70 ns
65

Les Mémoires vives (les RAMs)
• Les différentes RAM dynamiques
Les SIMM (Single InLine Memory Module)
DRAM à 8, 16 et 32 bits (avec ou sans
parité). Elles doivent êtres montées par
paires sur des connecteurs 72 broches.
Elles se déclines en deux technologies :
• La SIMM FPM (Fast Page Mode)
• La SIMM EDO (Extended Data Out)
66

Les Mémoires vives (les RAMs)
–La SIMM FPM (Fast Page Mode)
La lecture (ou l'écriture) d'un mot mémoire
est suivi par la lecture (ou l'écriture) du
mot suivant. Il y a anticipation de
l'opération par le contrôleur de la
mémoire.
–La SIMM EDO (Extended Data Out)
Variante technologique de la précédente
afin de la rendre plus rapide.
67

Les Mémoires vives (les RAMs)
Les DIMM (Dual Inline Memory Module)
Barrettes mémoires avec des mots de 64 bits.
Elles peuvent se monter seules sur des
connecteurs à 128 broches.
Elles se déclinent en deux technologies :
• SDRAM (Synchronous Dynamic RAM)
• DDR SDRAM (DoubleData Rate)

68

Les Mémoires vives (les RAMs)
–SDRAM (Synchronous Dynamic RAM)
Type de RAM apparu en 1997 permettant
une lecture des données synchronisée avec
le processeur. Ainsi la SDRAM est capable
de fonctionner avec une cadence de
100Mhz et 133Mhz, lui permettant
d'obtenir des temps d'accès d'environ 10
ns.

69

Les Mémoires vives (les RAMs)
–DDR SDRAM (DoubleData Rate)
Il s'agit d'une évolution de la SDRAM qui
utilise un connecteur à 184 broches. D'une
technologie identique à la SDRAM elle
double son débit en envoyant deux mots de
64 bits

70

Les Mémoires vives (les RAMs)
Les RDRAM (Rambus DRAM)
Type de mémoire permettant de transférer les
données sur un bus d'une largeur de 16 bits à
une cadence de 800Mhz (augmentation de la
fréquence au lieu de la largeur). Comme la
SDRAM, ce type de mémoire est synchronisé
avec l'horloge du processeur pour améliorer
les échanges de données, temps d’accès
inférieur à 5 ns.
71

Les Mémoires vives (les RAMs)
La RDRAM est aujourd'hui en perte de vitesse
au profit de la SDRAM DDR qui présente des
performances très proches et qui est meilleur
marché.

72

Les Mémoires vives (les RAMs)
Petit tableau de comparaison
B u s tra n sfert m é m o ire
L argeu r de b u s
N o m b re d e slo ts
S lo ts vides to lérés
S ig na u x d e co n trôle
T a u x d e tra n sfert M oy en
T a u x d e tra n sfert théoriq u e
C o n so m m a tio n en én erg ie

R am bus

SDRAM

DDR

6 00 - 800 M H z
1 6 b its (2 ca na u x)
2 slo ts
Non
33
1 200 – 1 600 M B /s
ju sq u ’à 16 00 M B /s
en viro n 5 0 %

1 00 /133 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 5 20 M B /s
8 00 M B /s
1 00 %

2 00 /266 M H z
6 4 b its
2 à 4 slo ts
O ui
p lu s d e 13 0
en viro n 1 400 M B /s
ju sq u ’à 21 00 M B /s
en viro n 8 0 %

Source société Rambus - Site Web

73

Les Mémoires vives (les RAMs)
A côté de ces mémoires on trouve des mémoires
spécialisées construites avec des technologies
plus performantes mais souvent plus onéreuses.
On peut citer :

• La VRAM (Video RAM) qui possède deux
ports de communication.
• La WRAM (Windows RAM) Identique à
la VRAM, elle possède et exécute ses
propres traitements.
74

La CARTE MERE
L'unité de commande

Le processeur et son fonctionnement

75

Plan
• Le processeur
• Unité Centrale / Unité de commande
(Approche technologique)
• Les registres du processeur
(Approche fonctionnelle - programmatique)
• Les Modes d'adressage du processeur
• Adressage Immédiat
• Adressage Implicite
• Adressage Absolu
• Adressage Indirect
• Adressage Relatif
76

Unité Centrale / Unité de commande
Associée à l'UAL et à la mémoire centrale l'unité de
commande forme l'unité centrale
Unité Centrale

Unité de
Commande

Entrées

Unité de
calcul (UAL)

Mémoire Centrale

ROM
RAM

Mémoire auxiliaire

Sorties

77

Unité Centrale / Unité de commande
Schéma simplifié de l'unité de commande

• L'unité de commande garantit la bonne
exécution d'un programme :
– Prendre en mémoire les instructions les
unes derrière les autres.
– Décoder chaque instruction
– Assurer l'exécution de chaque instruction
en émettant des microcommandes vers les
différents organes.
78

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le registre instruction
Il contient l'instruction qui sera exécutée.
– Le décodeur
Il "décode", transforme l'instruction en
plusieurs "sous-instructions". En effet un
instruction (ADD, MOV, etc.) est en fait
composée de plusieurs opérations
élémentaires (microcommandes).
79

Unité Centrale / Unité de commande
• Les composants de l'unité de commande
– Le séquenceur
Son rôle est de synchroniser, d'enchaîner les
différentes microcommandes. Ce
séquencemment se fait au rythme d'une
horloge
– Le compteur ordinal
Il contient l'adresse de la prochaine
instruction à exécuter.
80

Unité Centrale / Unité de commande
• Exécution d'un programme
– Un programme qui doit être exécuté est chargé en
mémoire (par un autre programme, qui lui-même etc. - Quid
du premier programme ?).

– Le programme "chargeur" initialise le compteur
ordinal du processeur avec l'adresse de la première
instruction du programme chargé.
– Le processeur charge le registre instruction avec le
contenu de cette adresse, incrémente le compteur
ordinal et exécute l'instruction...
81

Unité Centrale / Unité de commande
• Exécution d'un programme
CO

Add-i

Chargement du registre
instruction avec le contenu
de l'adresse figurant dans le CO

RI
CO= CO + 1

Mémoire
centrale

Inst-i
Add-i+1

Décodage de Inst-i
par l'unité de commande

Add-0

Instruction 1

Add-1

Instruction 2

:
:
Add-i
:
:
Add-n

:
Instruction i

:
Instruction n

82

Unité Centrale / Unité de commande
• L'unité de commande fait partie de l'unité de
centrale.

Schéma simplifié de l'unité centrale

83

Les registres du processeur
• Quelques exemples
– Les registres généraux.
– Les registres spécialisés.
– Le registre d'état.
• Le langage assembleur
Étude de quelques instructions.

84

Modes d'adressage du processeur
• Un grand nombre d'instructions du processeur
utilisent des données qu'elles lisent ou écrivent :
– Dans la Mémoire Centrale
– Dans les Registres
• du processeur
• des circuits spécialisés (composants E/S
série, vidéo, etc.).
Ces accès peuvent utiliser différents modes
d'adressage.
85

Modes d'adressage du processeur
• Généralités sur les instructions du processeur
D'une façon générale l'instruction est
structurée ainsi :
Ce qu'il faut faire

Avec quoi faut-il le faire ?

Opération, l'instruction
proprement dite

La données et/ou l'adresse

Exemple : (voir syntaxe)

MOV

AH, 02

Déplacer (Mov)

La données 02 vers le registre AH
86

Modes d'adressage du processeur
• L'ADRESSAGE IMMEDIAT
L'instruction contient une donnée et non une
adresse (la destination est toujours une adresse).
Exemples :
MOV C001, 02
Mettre la valeur 02 à l'adresse C001

ADD CX, 04
Additionner 04 avec le contenu du registre CX
87

Modes d'adressage du processeur
• L'ADRESSAGE IMPLICITE
Le code binaire de l'instruction contient
l'adresse d'un ou deux registres internes.
Exemples :
INC reg
01000xxx - Avec xxx l'un des 8 registres (23).
MOV AH, 02
L'ensemble Mov AH = B4hsoit 2 octets au lieu de 3
88

Modes d'adressage du processeur
• L'ADRESSAGE ABSOLU (ou direct)
L'instruction contient l'adresse réelle
physique.
Exemples :
MOV C001, AL
Déplacer le contenu de AL à l'adresse C001.

ADD 1B3F, 04
Additionner 4 avec le contenu de l'adresse 1B3F et
mettre le résultat dans 1B3F.
89

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
L'instruction contient une adresse qui contient
l'adresse effective.
Principe :
Mémoire
Instruction
, xxxxx
Add1
Add2

Valeur

Add2
Add1

Add1 peut-être un registre ou une adresse mémoire
90

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par registre ou Add1
pointe sur un registre du processeur.
– Exemple : MOV AX, [BP]
– Exemple d'adressage indirect par
registre avec incrémentation
(cf. instruction MOVS).
91

Modes d'adressage du processeur
Adressage indirect par registre avec incrémentation
(ou ADRESSAGE INDEXE)
Instruction Registre
Registre

Add1

Automatiquement
(Registre) = (registre) + 1

Mémoire

Add1

Valeur 1

Add2

Valeur 2

Instruction Registre

Registre Add2

Note : Add2 = Add1 + 1
92

Modes d'adressage du processeur
• L'ADRESSAGE INDIRECT
On distingue :
• L'adressage indirect par mémoire ou
Add1 pointe sur un mot mémoire
Mémoire

MOV AX, [D3B4]
"Valeur" sera déplacée vers
le registre AX

D3B4

E000

E000

Valeur
93

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Il s'agit d'un adressage indirect plus un
déplacement (ou offset).

L'adressage indirect peut se faire soit par
l'intermédiaire d'un registre soit par
l'intermédiaire du compteur ordinal (qui est
également un registre)

94

Modes d'adressage du processeur
• L'ADRESSAGE RELATIF
Principe :
Instruction
Déplacement

Code

Mémoire

Registre

Add0
Registre spécialisé
ou
Compteur ordinal

+

Add0

Valeur 0

Add1

Valeur 1

:
:

:

AddN

Valeur n
95

Schéma simplifié d’une
UNITE DE COMMANDE
MicroCommandes

Registre
d’État

Compteur
Séquenceur

+1

Ordinal

Décodeur

Code Opération

Zone Adresse

Registre Instruction
96

Schéma simplifié d’une UNITE CENTRALE

97

La CARTE MERE
Les INTERRUPTIONS
98

Présentation
Le dialogue entre le processeur et ses
périphériques peut-être initialisé par l'un ou
l'autre.
• Lorsque l'initiative est donnée au processeur
on parlera de SCRUTATION
Régulièrement une routine du système
d'exploitation interroge (scrute) tous les
périphériques pour savoir s'il désire
communiquer des informations.
99

Présentation
• Lorsque l'initiative revient au périphérique on
parlera d'INTERRUPTION
Une interruption sera donc un SIGNAL qui
permet à un événement aléatoire d'être pris
en compte par le processeur.
L'événement peut-être :
• Externe au processeur
–En provenance d'un périphérique. On
parlera d'une interruption matérielle.
100

Présentation
L'événement peut-être :
• Externe au processeur
–En provenance d'un programme. On
parlera d'un interruption logicielle.
• Interne c'est à dire généré par le
processeur
–Pour des évènements exceptionnels
comme "Division par zéro",
"Dépassement de capacité", etc.
101

Présentation
• TOUS les périphériques sont associés à une
interruption. Elles ont donc un aspect :
– Technologique : Signal, connexion et
composant.
– Logiciel : Routine de traitement par le
système d'exploitation. Que faut-il faire
quand ce signal est reçu ?

102

Aspect Hardware de l'interruption
• Interruptions Multiniveaux
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Processeur

Système obsolète car coûteux en broches
103

Aspect Hardware de l'interruption
• Interruptions à ligne unique
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Composant
INT

Processeur

A la réception du
signal INT le
processeur lance
une recherche
par scrutation
pour trouver
l'origine de
l'interruption 104

Aspect Hardware de l'interruption
• Interruption vectorisée
Périphérique
A

Périphérique
B

Périphérique
C

IRQ2
IRQ1

IRQ3

Contrôleur
d'interruption PIC

INT

Processeur

L'interruption est ici
traitée à l'aide d'un
VECTEUR
d'INTERRUPTION
(voir suite)

105

Aspect Hardware de l'interruption
• Les processeurs ont en général deux types de
lignes d'interruption
– NMI – Interruption non masquable
– INTR – Interruption masquable
(voir les schémas des processeurs distribués)

Qu'est-ce qu'une interruption masquable ?

106

Aspect Hardware de l'interruption
Une interruption arrête ce programme et déclenche l'exécution
d'un programme de gestion de cette interruption
INT 1

Programme
initial

INT 2

Programme
De
l'interrupt. 1

Programme
De
L'interrupt. 2

Mais rien n'interdit à priori à une seconde interruption
d'interrompre la première.
107

Aspect Hardware de l'interruption
• L'importance du traitement de la première
interruption peut-être telle qu'elle ne doit pas être
interrompue : Une interruption non masquable
(NMI) sera une interruption qui ne pourra pas être
interrompue
• L'interruption sera qualifié de masquable lorsqu'un
programme peut demander au processeur de l'ignorer
(Bit I du registre d'état chez Intel + Instruction STI).

108

Aspect Hardware de l'interruption
• Exemple d'utilisation d'une interruption non masquable.
Ordinateur
Carte
Alimentation

Signal en cas
de coupure

NMI

Proc.

Interruption non
masquable

Onduleur
Alimentation + Batteries

Schéma d'un onduleur avec sauvegarde automatique
109

Traitement de l'interruption
Il s'agit de l'aspect logiciel de l'interruption. Ce
traitement peut de décomposer en 3 étapes :
– La demande d'interruption (aspect hardware).
– L'acceptation de l'interruption.
– Le traitement proprement dit.

110

Traitement de l'interruption
• Première étape : Demande d'interruption
P
r
o
c
e
s
s
e
u
r

2
Demande

d’Interruption

1
IRQ 0
Contrôleur
d’interruption

Périphérique

IRQ 7

111

Traitement de l'interruption
• Seconde étape : Autorisation de l'interruption

P
r
o
c
e
s
s
e
u
r

Bus de données

2

Interruption
Autorisée

Dépôt sur le bus des données
des coordonnées de l’interruption
IRQ 0

Contrôleur
d’interruption

Périphérique
IRQ 7

1
112

Traitement de l'interruption
• Troisième étape : Le traitement
A
PILE
Registres du processeur

Sauvegarde du contexte
du processeur dans la PILE

113

Traitement de l'interruption
Troisième étape : Le traitement
B
Compteur Ordinal

Vecteur d’interruptions

ADD
Recherche de l’adresse
1
du programme
de gestion de l’interruption

ADD
2

Transfert de l'adresse du programme
De gestion de l'interruption
114

Traitement de l'interruption
• Troisième étape : Le traitement
C
Compteur Ordinal
Mémoire

ADD

ADD

Exécution du programme
Situé à l'adresse ADD

Programme
de gestion
de
l’interruption

115

Traitement de l'interruption
• Troisième étape : Le traitement
D
PILE
Registres du processeur

Restauration du contexte
du processeur dans la PILE

116