Transcript Reviewer`s comments on SOIPIX R&D

Reviewer’s comments
on SOIPIX R&D
杉本康博 KEK
廣瀬和之 ISAS JAXA
2006年4月11日
測定器開発室研究会@KEK
進行状況に対する意見

SOI Pix R&D



SOI analog TEG


当初のスケジュール通りに進んでおり、問題なし （Shuttle
submit に際してきわどい場面もあったが）
予定通り3月末に納品され、今後の性能評価の結果が非常に
期待される
当初のスケジュール通りに進んでおり、問題なし
Device Simulation


半導体検出器のR&Dに必須のデバイスシミュレーションを始め
たことは評価できる。沖と同一のENEXSS-TCADを入手し、利
用できるようになったことも良かった。
ユーザーが増えることを期待したい（MPPCメンバー?)
突っ込んだ意見・質問

SOI Pix R&D

SOI tech.+ Monolithic Pixel と、Bulk tech.+ Hybrid Pixel の
トータルなTrade-off は？
 Hybrid 製作の際のボンディングには最近進歩の著しい
MEMS技術が期待できる
 Bulk tech.のほうがSOIより微細化が進んでいる
 一般論ではなく、具体的な目標とするスペックを明らかに
して、一歩一歩それらを検証して行ってはどうか？

SOI Analog TEG


Analog回路にとっての沖のSOIプロセス（研究開発ライン）の安
定性、再現性（均一性、リーク電流等）は？
SOIはESDに弱いと言われているが、何か特別な注意をしてい
るのか？
突っ込んだ意見・質問

Device Simulation

3次元デバイスシミュレーション


計算時間短縮のために、モデル化、簡略化が必要となっ
た場合、検証のステップが不可欠であろう
放射線の影響を見るため、界面準位密度や酸化膜
中のトラップ密度の増大を考慮に入れられるか？