Transcript Komparatori

Komparatori
Komparatori su bistabilna kola koja porede dva analogna signala na ulazu i u zavisnosti od
ishoda komparacije na izlazu daju signal jedne ili druge vrednosti
Idealni komparator
Realni komparator
•Statičke karakteristike
-pojačanje u prelaznoj zoni
-naponski ofset
-ulazna otpornost i kapacitivnost
-opseg napona srednje vrednosti na ulazu
(Input Common-Mode Range)
-Šum
VOH  VOL VOH  VOL

V 0
V
VIH  VIL
AV  lim
•Rezolucija komparatora je promena ulaznog napona koja odgovara maksimalnoj promeni izlaznog
napona V  V , v
 V V
OH
OL
IN min
IH
IL
•Model komparatora
VOH ,
V p  Vn  VIH


f1 V p  Vn    AV V p  Vn  , VIL  V p  Vn VIH

VOL ,
V p  Vn  VIL

•Dinamičke karakteristike
-vreme odziva tp (response time) se
odredjuje kada se ulaz komparatora pobudi
signalom oblika Heavisideove odskočne
funkcije
-Ovo vreme je funkcija amplitude ulaznog
signala
-Kada do izražaja ne dolazi slew-rate
komparatora određivanje vremena odziva
se
izvodi
pomoću
frekvencijske
karakteristike komparatora
Primer 1
a) Na minus ulazu komparatora je napon nula. Ako se na drugi ulaz dovodi Heavisideova odskočna
funkcija amplitude Vinmin, a funkcija prenosa komparatora je jednopolna, odrediti vreme odziva tp.
b) Koliko je vreme odziva ako je amplituda pobude Vin=k*Vinmin, k=10?
c) Ako je slew-rate komparatora SR, odrediti minimalnu vrednost k pri kojoj se vreme odziva više ne
smanjuje.
a)
Av  s  
Av  0 
1  s c
Vin min 
VOH  VOL
Av  0 

vOUT  t   Vin min Av  0  1  e t / C

VOH  VOL
1
t /
  1  e p C  t p  t p max   C ln 2
2
2
V
1
2k
t /
 k 1  e p C  t p   C ln
, k  in
2
2k  1
Vin min
t  t p  vOUT  t p  
b)


c) Sa povećanjem k vreme odziva se smanjuje sve dok slew-rate komparatora ne dodje do izražaja.
Tada je
tp 
VOH VOL
2SR C
VOH  VOL
2k
1 e
  C ln
 k  V V
2  SR
2k  1
2 OH OL
e 2SR C  1
Tipovi komparatora
•bez povratne sprege (open-loop)
•regenerativni
•prekidačko-kapacitivni
•kombinovani- open-loop komparator na ulazu i latch na izlazu
Komparatori bez povratne sprege (open-loop)
Dvostepeni diferencijalni komparator
Folded Cascode CMOS komparator
MC 14574 (Motorola)
Q9-Q10 i Q11-Q12 minimiziraju kašnjenje
I imaju veći odnos W/L
Iset=50uA
tr  t f  100 ns (Cload  50 pF)
Vreme kašnjenja 1us
Slew-rate=2,7 V/us
Kompenzacija ofseta
1
2
Kompenzacija ofseta
Zbog jediničnog pojačanja i kapacitivnog
potrošača
potrebna
je
dodatna
kompenzacija OPAMP-a
(a)
Generalizovana šema automatske kompenzacije ofseta
(b)
Šema automatske kompenzacije ofseta kod: (a) neinvertujućeg i (b) invertujućeg komparatora
Regenerativni komparatori (sa histerezisom)
•Invertujući
•Neinvertujući
•Invertujući sa dinamičkim
histerezisom
Komparatori sa internim histerezisom
  W / L 5 / W / L 3
  1  pojacavac
  1  Latch
  1  regenerativni komparator
Gornji prag:
i2  i5  i3
W / L 5 W / L 5
i
W / L 3 1 W / L 3
i1  i2  I0  i1 
I0
 I0
, i2 
1 
1 
VTH  vGS 2  vGS1 
2
nCox W / L 1,2

i2  i1

VTH  vGS 2  vGS1 
2
nCox W / L 1,2

i2  i1

VTH 
2I0
 1
nCox W / L 1,2 1  
Donji prag:
VTL 
2I0
1 
nCox W / L 1,2 1  
Prekidačko-kapacitivni komparatori
•Sa jednim izlazom
Cp-parazitna kapacitivnost
vC 1   v1  VOS , vCP 1   VOS
 vC
 v  V  C  VOS CP   AV
vOUT 2    A  2
 1 OS
OS
C  CP
C  CP 
 C  CP
 vOUT 2    A  v2  v1 
C
 A  v1  v2 
C  CP
•Sa diferencijalnim izlazom (fully-differential)
vC1 1   Vin   vS , vC 2 1   Vin   vS
vA 2   Vin   Vin   vS , vB 2   Vin   Vin   vS
 vA 2   Vin   Vin  , vB 2   Vin   Vin 
Open-loop komparator na ulazu i latch na izlazu
2  1  Q1,2,3,4,7 on  dif. komparator
2  0  Q3,4,5,6,7  bistabilni latch
Napon na izlazu latcha zavisi od napona na njegovim ulazima
u trenutku uključenja
• Open-loop kaskadno i latch
Vreme odziva je određeno kašnjenjem u kolu open-loop komp.
High-Speed komparatori
n – kaskadno povezanih open-loop komparatora sa
latch kolom na izlazu
• koliko treba da je n, da bi ukupno kašnjenje kroz kolo bilo minimalno?
•Minimalno kašnjenje nastaje za n  6, A  e
•Implementacija se obavlja sa n  3, A  6
jer se tako dobija slično kašnjenje, ali je
znatno manja površina potrebna u
integrisanom kolu
n  3, t p  t3  t L