Transcript 보충: ATE, Probe, Handler, DC parametric test 보충: ATE

반도체 테스트 분야 산학협력 교육 및 연구
한양대학교 박성주 교수
MORE accurate and fast !!!
Probe
Wafer
Handler
Chip
Index/cleaning time
Defects -> Faults
Channel BW
Relay
ATPG/Fault Simulation
SoC
DC/AC parameter
Memory
BOST
Design For X
Prober
- Scan (power)
Para (Memory/SoC)
- BIST
ATE
- etc.
2
반도체 테스트 관련 대학원 교과내용
1. 고장 모델: Static/Dynamic
2. Automatic Test Pattern Generation
3. Fault Simulation
4. Ad Hoc Design for Testibility
5. Scan design
6. IEEE 1149.X & IEEE 1500 standards
7. Built-In Self-Test (Logic, Memory)
8. Memory Test (March 테스트, BISR 등)
9. 보충: ATE, Probe, Handler, DC parametric test
10. 보충: ATE-Probe-wafer 통합 관점에서 test cost 분석
3
반도체 테스트 분야 산학협력 (교육/연구)
1. 교육
1. ATE architecture and function
2. Probe/Handler
3. Latest Industry Issues (seminar)
2. 연구 개발
1. Probe + DFx
2. Handler + DFx
3. ATE +P/H + DFx
4. For TSV pre-bond/post-bond test
4
5