(VLSI)大规模集成电路制造技术

Download Report

Transcript (VLSI)大规模集成电路制造技术 

(VLSI)
大规模集成电路
制造技术
重庆邮电学院
杨虹
目录
绪论
第一章
第二章
第三章
第四章
第五章
第六章
第七章
第八章
衬底制备
外延
氧化
光刻
制版
扩散
隔离
电极制备及封装
绪
论
一、概念
集成电路（Integrated Circuits）――
就其本质来说，是将晶体管、二极管等
有源元件和电阻器、电容器等无源元件
按一定的电路互连，“集成”在一块半
导体单晶片上，完成特定的电路或系统
的功能。
功能要求
行为设计（VHDL
）
否
行为仿真
是
综合、优化——网表
时序仿真
否
是
布局布线——版图
后仿真
是
Sing off
集成电路芯片设计过程框架
否
二、集成电路技术的发展
早在第二次世界大战期间，在陶瓷基
片上制成的电阻阵列应是第一次集成化
电路。
1948年，晶体管的发明产生了一次
质的飞跃。此后不久，就出现了锗集成
电路。
集成电路是在平面晶体管发明以后，
伴随着其它技术的发展才真正地发展起
来。第一个有重要意义的突破是在硅片
上热生长具有优良电绝缘性能、又能掩
蔽杂质扩散的二氧化硅层。
50年代中期以后，又将印刷照相业中的
光刻技术和透镜制造业中的薄膜蒸发技
术引进到半导体工业中来，它们和扩散、
外延等技术相结合，奠定了一整套集成
电路制造工艺技术。50年代后期，集成
电路的主要技术已基本形成。
1958年，制成了第一只单片集成电路。
与以往电子装备相比，在缩小体积，降
低成本，提高可靠性，降低功耗，提高
速度，提高集成度等方面都体现了巨大
的优越性。此后20年，集成电路进入
“黄金”时期，发展速度惊人。集成度
几乎每年翻一翻。
Moore定律
集成电路按规模分类：
1.小规模集成电路（SSI）：集成度在
100元件或10个逻辑门以下，50年代末期。
2.中规模集成电路（MSI）：集成度在
100－1000个元件或10－100个逻辑门，
60年代。
3.大规模集成电路（LSI）：集成度1000
个元件或100个逻辑门以上，70年代。
4.超大规模集成电路（VLSI）：集成度
105以上，70年代后期。
5.特大规模集成电路（ULSI－Ultra Large
Scale Integrated Circuits）：集成度106
以上，目前。
三. 集成电路制造过程
系
统
需
求
设计
掩膜版
芯片制
造过程
单晶、外
延材料
芯片检测
封装
测试
第一章
衬底制备
将用作器件衬底的单晶材料，经切片、
研磨和抛光等工序，获得具有一定厚度
和晶向、表面高度平整、光洁、没有损
伤层的单晶薄片。这种单晶材料的加工
过程称为衬底制备。
一． 衬底材料
衬底材料主要有三种类型：
1、 元素半导体（Si、Ge）
2、 化合物半导体（GaAs）
3.
绝缘体（蓝宝石、尖晶石）
二、切片
采用切片机将单晶锭切割成园片。
硅片
由氧化、淀积、离子注入或蒸
发形成新的薄膜或膜层
用掩膜版
重复
20-30次
曝 光
刻 蚀
测试和封装
集成电路芯片的显微照片
集成电路的内部单元(俯视图)
Vss
poly 栅
N+
Vdd
P+
有源区
布线通道
参考孔
三、 研磨（磨片）
切片后，表面存在一定程度（约20微米）的
机械损伤层和表面形变，单晶片研磨就是除
去切片时所造成的表面损伤和表面形变，使
单晶片表面平整、光洁，并达到器件生产所
要求的厚度。
研磨是利用大量硬度比被加工表面大的，具
有复杂棱角的磨料，在外力的推动下，对被
加工表面进行运动形式复杂的一种机械加工。
四、 抛光
抛光是一种表面微细加工技术。按作用
可分为三种：机械抛光、化学抛光及化
学机械抛光。
1、 机械抛光：与磨片一样，只是采用
粒度更小的抛光料，同时抛光盘上覆盖
抛光布（丝绒、海军呢或毛的确良等）
进行软研磨。
特点：平整度高，但功效低，材料消耗
大，在表面留有与抛光料粒度相当的损
伤层。
2、 化学抛光：利用化学作用进行表面
加工的一种方式。分为液相抛光和汽相
抛光。
特点：液相（化学溶液）抛光速度快，
表面光洁度高，没有残留损伤层，但平
整度差。
汽相（腐蚀气体）抛光可以进一步消除
抛光表面的残留损伤和应力。
3、 化学机械抛光：是利用化学腐蚀与
机械作用相结合的表面精细加工技术。
特点：将化学抛光和机械抛光巧妙地结
合起来，发挥各自的优点，克服各自的
缺点。因而能获得质量更高的抛光面。
对Si的化学机械抛光，目前主要有铬离子
抛光，二氧化硅化学机械抛光和铜离子
抛光，其中以二氧化硅化学机械抛光效
果最好，在生产中占主导地位。
二氧化硅化学机械抛光是利用NaOH对硅进
行腐蚀，使硅片表面的硅原子形成硅酸盐：
Si+2NaOH+H2O→Na2SiO3+2H2↑
Si+2NaOH+2H2O→Na2SiO4+3H2↑
通过微细柔软的二氧化硅微粒对硅片表面
产生摩擦，使硅酸盐不断进入抛光液。
沟道长度为0.15微米的晶体管
栅长为90纳米的栅图形照片
30m
100 m
头发丝粗细
50m
1m  1m
(晶体管的大小)
90年代生产的集成电路中晶体管大小与人类
头发丝粗细、皮肤细胞大小的比较
第二章
外 延
外延就是在一定的条件下，在一块经过仔细
制备的单晶衬底片上，沿其原来的结晶方向，
生长一层导电类型、电阻率、厚度和晶格结
构完整性都符合要求的新单晶层。
此单晶层叫外延层。
同质外延： 生长的外延层与衬底材料相
同。例如在硅衬底上外延硅，在GaAs衬底
上外延GaAs。
异质外延： 生长的外延层在结构、性质
上与衬底材料不同。如SiGe/Si异质结外延。
外延按生长机理可归纳为直接生长法和间
接生长法
直接生长法： 就是不经过中间化学反应，
从源直接转移到衬底上，形成外延层。
如分子束外延。
间接生长法： 就是生长外延层所需要的
原子或分子是由含其组元的化合物（四
氯化硅、三氯化砷等），经过还原、热
分解等反应，沉积在衬底表面。如汽相
外延等。
本章着重介绍同质硅外延的生长机理，
分析影响外延层生长速率和质量的主要
因素，以及外延层参数检测手段。
第一节
硅外延的基本原理
一、 外延生长过程和热力学原理
下面以目前最广泛应用的氢还原四氯化
硅体系，来说明同质硅外延的一般生长
过程。
氢还原四氯化硅法是以氢气作为还原剂和运载及
稀释气体。在高温下，四氯化硅被氢气还原析出
硅，其化学反应为：
SiCL4（气）＋2H2（气）＝Si（固）＋4HCL（气）
实际反应比较复杂，还有许多中间步骤，
但可归纳为下列过程：
（1）反应剂质量转移到生长层表面；
（2）把反应剂分子吸附在生长层表面；
（3）在生长层表面进行化学反应得到硅
原子和其它附产物；
（4）附产物分子向主气流的质量转移；
（5）硅原子形成晶核或加接到晶核上。
二、 外延层的生长速率
1、生长速率和反应剂浓度的关系
在较小的反应剂浓度范围内，生长速
率和反应剂浓度成正比，但它们之间并
不成线性关系。比如，对SiCL4外延，开
始时生长速率随SiCL4浓度的增加而增大，
在某一浓度下达到最大值，以后再增加
SiCL4浓度，其腐蚀作用就达到不可忽视
的地步，腐蚀反应式为：
SiCL4（气）＋Si（固）＝2SiCL2（气）
由于SiCL4 的腐蚀作用，降低了有效生长
速率，甚至使Si表面被腐蚀。因此SiCL4
浓度不能取得太大。典型的生长速率为1
微米/分钟，对应的SiCL4摩尔数只有1∽2
％左右。
2、生长速率和外延温度的关系
在较高的温度下(1200°C)，生长层表
面的化学反应进行得相当快，表面的反应
剂分子基本全部被还原，外延生长速率主
要取决于气体分子转移到生长层表面的快
慢，称为质量转移控制过程。由于汽相质
量转移系数对温度的变化不敏感，所以，
在质量转移控制下，生长速率与温度的函
数关系不明显。
在较低的温度下(<1100°C) ，生长速率
主要由源分子在生长层表面进行化学反
应的快慢决定，因而称为表面反应控制
过程，此时，生长速率随绝对温度的增
加呈指数式急增。
(<700°C)还原无法进行.
所以，在生产上为了控制方便，外延生
长通常采用较高的温度，以致温度的微
小波动不会引起生长速率的显著变化。
(1150~1250°C)
3、生长速率和衬底取向的关系
外延生长速率与衬底取向有关，在相
同 条 件 下 ， 生 长 速 率 v[110]>v[100]
>v[111]。
[111]易控制,价格便宜.
三、外延层中的掺杂
不同的半导体器件对外延层的导电类
型、电阻率均有不同的要求，因此，外
延工艺必然涉及到掺杂。
掺杂就是在外延过程中加入杂质原子
（主要是杂质原子的氢化物，如硼烷、
砷烷、磷烷等，它们分解成杂质原子），
使它取代晶格点阵上的Si原子，利用杂质
原子多出的电子或空穴使外延层呈现一
定的导电类型。如果掺Ⅲ族元素，外延
层呈p型；如果掺Ⅴ族元素，外延层呈n
型。掺杂剂量的大小决定外延层的电阻
率。
制膜与外延:
化学汽相淀积(Chemical Vapor Deposition)：
通过气态物质的化学反应在衬底上淀积一层薄
膜材料的过程
CVD技术特点：
具有淀积温度低、薄膜成分和厚度易于控制、
均匀性和重复性好、台阶覆盖优良、适用范
围广、设备简单等一系列优点
CVD方法几乎可以淀积集成电路工艺中所需
要的各种薄膜，例如掺杂或不掺杂的SiO2、
多晶硅、非晶硅、氮化硅、金属(钨、钼)等
化学汽相淀积(CVD)
1.常压化学汽相淀积(APCVD)
2.低压化学汽相淀积(LPCVD)
3.等离子增强化学汽相淀积
(PECVD)
APCVD反应器的结构示意图
LPCVD反应器的结构示意图
平行板型PECVD反应器的结构示意图
单晶硅的化学汽相淀积(外延)：一般地，将
在单晶衬底上生长单晶材料的工艺叫做外延，
生长有外延层的晶体片叫做外延片
二氧化硅的化学汽相淀积：可以作为金属化
时的介质层，而且还可以作为离子注入或扩
散的掩蔽膜，甚至还可以将掺磷、硼或砷的
氧化物用作扩散源
低温CVD氧化层：低于500℃
中等温度淀积：500～800℃
高温淀积：900℃左右
多晶硅的化学汽相淀积：利用多晶硅替
代金属铝作为MOS器件的栅极是MOS集
成电路技术的重大突破之一，它比利用
金属铝作为栅极的MOS器件性能得到很
大提高，而且采用多晶硅栅技术可以实
现源漏区自对准离子注入，使MOS集成
电路的集成度得到很大提高。
氮化硅的化学汽相淀积：中等温度
(780～820℃)的LPCVD或低温(300℃)
PECVD方法淀积
物理气相淀积(PVD):
蒸发：在真空系统中，金属原子获
得足够的能量后便可以脱离金属表
面的束缚成为蒸汽原子，淀积在晶
片上。按照能量来源的不同，有灯
丝加热蒸发和电子束蒸发两种
溅射：真空系统中充入惰性气体，
在高压电场作用下，气体放电形成
的离子被强电场加速，轰击靶材料，
使靶原子逸出并被溅射到晶片上
第2节 外延层性能的检验
外延层性能的检验包括电阻率、杂质
浓度分布、外延层厚度、少数载流子寿
命、迁移率、夹层、位错密度、层错密
度和表面缺陷等。
其中杂质浓度分布通常只作为抽查项目，
迁移率因测量方法较复杂，一般很少检
验。
一、
电阻率的检验
电阻率一般可采用三探针、电容－电压
法和四探针法等多种方法检验。下面主
要介绍三探针法。
三探针法主要用于测量n/n+(p/p+)型外延
层的电阻率。基本原理是利用金属探针与
半导体接触形成势垒结（肖特基结），其
反向击穿电压VB 与半导体电阻率之间存在
单值的函数关系，
VB＝αρβ
其中，α、β只与探针和测试条件有关。
探针1和探针3一般由杜美丝或高速钢制
成，与外延层形成欧姆接触；探针2由钨
丝制成，它与硅片接触形成肖特基结。
反向电压加在1、2探针之间，测量电压
由2、3探针间引出。逐渐增加1、2探针
间的电压，当电压达到某一值时，电流
突然增大，这个电压就是反向击穿电压。
首先用一组已知电阻率的标准样品，做
出一条击穿电压和电阻率关系的标准曲
线，然后，只要测出外延层的击穿电压
VB，就可以从标准曲线查得与该VB相对
应的ρ值。
需要注意两点：
1.
外延层厚度必须大于接触点肖特基
结反向击穿时的耗尽区宽度，耗尽区宽
度的理论值约为6.26x107 （VB/N） 1/2 。
否则，测得的电压不是击穿电压而是穿
通电压。
2.
外延层表面必须清洁，否则，测得
的电压低于击穿电压。
二、 外延层厚度测量
测量外延层厚度的方法很多，如层错法、
解理法和红外干涉法,椭偏光等，下面主
要介绍层错法。
起源于衬底上的层错腐蚀图形，在几
何学上和外延层厚度有关，三个主要晶
向上层错腐蚀图形的边长与外延层厚度
的关系如下表：
层错腐蚀图形边长（L）与外延层厚度（X）的关系
晶面
（111）
（110）
（100）
（112）
X/L
0.816
0.5
0.707
0.868
显示层错的腐蚀液为：（50克CrO3溶于
100毫升水中）：48%HF＝1:1，一般俗
称铬酸腐蚀液。腐蚀时间10－30秒。
需要注意的是，由于层错还可以起源于
外延层内，所以，在选择测量图形时，
一定要选择起源于衬底即片子中心区域
最大的层错图形。另外，经腐蚀后外延
层的厚度将减薄，必要时需考虑用腐蚀
速率予以修正。
三、 夹层的测量
夹层是指在n/n+(p/p+)型结构外延层中出
现反型或高阻层，它使集电区电阻增大，
pn结反向特性产生“台阶”等不良现象。
外延层夹层可用四探针法进行测量。根
据四探针测量原理，在正常情况下，其
测量电压V与电流I之间有如下关系：
V＝（I/G）（ρsub/xsub）
式中，xsub－衬底的厚度
ρsub－衬底的电阻率
G－四探针的修正因子。
I
I
n
高阻夹层
n+
n
n+
正常情况,n+电阻低
测量电压V小uv
有高阻夹层,V大
几百~上千mv
由于衬底的并联短路作用，正常情况下
测出的电压值很小，一般只有几毫伏。
如果在外延层和衬底之间存在高阻或反
型层，由于夹层的阻挡作用，电流将主
要从外延层上流过，这时，测量电压就
会大于上述正常情况，往往达到几百甚
至上千毫伏。因此，可以通过测量夹层
电压来判断外延层中是否存在夹层。
四、 缺陷的检测
外延层缺陷主要有体缺陷（位错、层错）
和表面缺陷（角锥体、乳突、划道、雾
等），一般采用显微镜观测。
第三章
氧 化
氧化（即SiO2的制备）在集成电路制造
工艺中非常重要，正是有了氧化工艺，
再结合光刻和扩散工艺，才使得Si平面工
艺及大规模集成电路制造出现飞跃性发
展。
随着人们对二氧化硅膜性质的认识不断
发展，二氧化硅膜在半导体器件生产上
的应用也越来越广泛，目前主要有下面
几个方面：
1、二氧化硅膜对杂质的掩蔽作用
由于硼、磷、砷、锑等杂质在二氧化硅
中的扩散速度比在硅中慢得多，所以，
这些杂质可以用一定厚度的二氧化硅在
扩散时作掩蔽膜。在需要扩散的区域，
利用光刻技术在二氧化硅膜上腐蚀出窗
口，让杂质通过窗口向Si中扩散，即所谓
选择性扩散（或称定域扩散）。
2、二氧化硅对器件表面的保护和钝化作
用
在器件表面覆盖一层二氧化硅膜，使器
件与外界气氛隔离开来，避免了外界气
氛对器件的影响，从而通过了器件的稳
定性和可靠性。
3、二氧化硅膜用于器件的电绝缘与隔离
由于二氧化硅具有很高的电阻率，是良
好的绝缘材料，所以在器件中作铝引线
和薄膜下面元件之间的电绝缘层，以及
大规模集成电路多层布线间的绝缘层。
还可以用二氧化硅的绝缘性能来实现集
成电路各元件之间的电隔离，即介质隔
离。
4、二氧化硅膜用作电容器的介质材料
二氧化硅的介电常数在10千赫频率下工
作时为3-4，损耗因素为10-1∽10-3，击穿
电压高，温度系数小，是制作电容器介
质的良好材料。
5、二氧化硅膜用作MOS场效应管的绝缘
栅介质
6、二氧化硅膜用于其它半导体器件
在硅光电池或光探测器表面生长一层二
氧化硅膜，可以有效地防止光的反射，
提高光电池的转换效率和短路电流。
第一节
二氧化硅膜的制备
目前，在硅片表面上生长二氧化硅膜的
方法很多，如热生长氧化法、热分解淀
积法、溅射法、真空蒸发法、外延生长
法以及阳极氧化法等，其中用得最多的
是热生长氧化法和热分解淀积法。
一、 热生长氧化法
物质与氧作用，生成氧化物的过程，称
为氧化反应，简称氧化。热生长氧化法，
是指硅片与氧化剂（氧、水或其它含氧
物质）在高温下进行反应而生长出一层
二氧化硅膜的方法。反应式为：
Si＋O2→SiO2
Si＋2H2O→SiO2＋2H2↑
热氧化一般包括：干氧氧化、湿氧氧化
和水汽氧化三种，其中干氧氧化和湿氧
氧化是平面工艺中最常用的方法。
1.水汽氧化
水汽氧化是利用水汽在高温下与硅片表
面接触反应，生成二氧化硅膜。
氧化过程是：当水汽与高温硅片接触时，
水分子与硅片表面的硅原子反应生成二
氧化硅起始层，其反应式为：
Si＋2H2O→SiO2＋2H2。
其后，水分子透过二氧化硅起始层扩散
到Si－SiO2界面处，再与硅原子反应，使
氧化膜不断增厚。
当氧化温度在1000oC以上时，其氧化速
率主要受水在氧化层中扩散速率的限制。
此时根据实验结果得知，二氧化硅膜的
生长符合抛物线规律，即：
x2＝ct
（x为氧化膜厚度，c为氧化速率常数，t
为氧化时间）
水汽氧化的特点：生长速率较快，但氧
化膜质量不高，稳定性差，特别对磷扩
散的掩蔽能力较差，所以，当前一般不
采用此方法。
2、干氧氧化法
干氧氧化法是在高温下，氧直接与硅片
反应生成二氧化硅的方法。其反应式为：
Si＋O2→SiO2
干氧氧化法的特点：干燥、致密，光致
抗刻蚀接触良好，光刻时不易产生浮胶
现象，但氧化膜生长速率较慢。
3、 湿氧氧化法
湿氧氧化法是将干燥纯净的氧气，在通
入氧化炉之前，先经过一个水浴瓶（水
温一般在80-100oC），使氧气通过加热
的高纯去离子水，携带一定量的水汽。
由于湿氧氧化法的氧化剂是氧和水的化
合物，所以湿氧氧化法的氧化膜生长速
率介于干氧和水汽氧化之间。
进行干氧和湿氧氧化的氧化炉示意图
1、三种方法的比较
三种热生长方法及二氧化硅薄膜特性比较
氧 化 氧 化温 度 氧化速率常 生 长 0.5um SiO2 的 密 备注
方法 （oC）
数（um2/分） SiO2 所 用 时 度（克/厘
间（分）
米 3）
干氧 1000
1.48x10-4
1800
2.27
1200
6.2 x10-4
360
2.15
38.5 x10-4
63
2.21
水 浴 温度
117.5 x10-4
22
2.12
95oC
43.5 x10-4
58
2.08
133 x10-4
18
2.05
湿氧 1000
1200
水汽 1000
1200
二、热分解淀积氧化膜法（CVD）
热分解淀积氧化膜法，是利用含硅的化
合物，经过热分解反应，在基片表面淀
积一层二氧化硅膜的方法。
这种方法的优点是：基片本身不参与形
成氧化膜的反应，而仅仅作为淀积二氧
化硅膜的衬底。
所以基片可以是硅片，也可以是金属片
或陶瓷片等。这是与热生长氧化法最根
本的区别。由于这种方法对基片的温度
要求不高，故也称“低温淀积”。
热分解淀积氧化膜常用的化合物有烷氧
基硅烷和硅烷二类，分别介绍如下：
1. 烷氧基硅烷热分解淀积法
烷氧基硅烷[Si(OC2H5)4等碳氢氧硅化合物]加热
到一定温度（600－800oC），即可分解出二氧
化硅，淀积在衬底表面。反应过程如下：
烷氧基硅烷→SiO2＋气态有机原子团＋SiO＋C
从反应式可以看出，烷氧基硅烷加热后，分解
出二氧化硅，但也随之生成了一些副产物。因
此，二氧化硅质量受到影响，一般不采用此方
法
2、 硅烷热氧化淀积法
硅烷（SiH4）热氧化淀积法是将硅烷在氧
气中加热，反应生成二氧化硅，淀积在
硅片或其它基片上。反应式如下：
SiH4（气）＋2O2（气）→SiO2（固）＋
2H2O↑（气）
这种反应不生成有机原子团等附产物，
反应温度也低得多（300oC左右），二氧
化硅膜质量较高且均匀性较好。
3、 淀积法形成二氧化硅膜的特点
与热生长二氧化硅膜相比，淀积法形成
的二氧化硅膜具有以下特点：
．可以在金属、陶瓷及其它半导体材
料（如Ge、GaAs等）基片上淀积二氧化
硅膜，这是热生长无法做到的。
．由于淀积法所需温度较低，对于一
些不宜作高温处理而又需要在表面形成
二氧化硅膜的样品，用此法较为适宜。
．可以淀积较厚的二氧化硅膜。
第二节 二氧化硅膜的性质
一、 二氧化硅的物理性质
二氧化硅是一种无色透明的固体，除少数
属石英晶体外，大多数均属无定性二氧化
硅或称二氧化硅玻璃。本节介绍的各种性
质也主要指二氧化硅玻璃。由于是玻璃态
二氧化硅，所以没有固定的溶点。软化温
度为1500oC，热膨胀系数小（2x10-3 度 －
1 ），所以生产上所用的石英玻璃器皿能经
受温度的突然起伏而不至于破裂。
二氧化硅的密度由于制备方法不同而不
同，但差别不大，一般在2.0－2.3之间。
天然生长的石英晶体的比重为2.65，密
度的大小反应出二氧化硅的致密程度。
二氧化硅的折射率是表征薄膜光学性质
的重要参数，可用干涉显微镜或椭圆偏
振仪测量。密度较大的二氧化硅折射率
也较大。
二氧化硅的电阻率与制备方法有关。热
生 长 的 二 氧 化 硅 薄 膜 电 阻 率 可 达 10151016欧姆厘米，而淀积法生长的二氧化硅
电阻率却只有107－108欧姆厘米。
二氧化硅膜是一种良好的电介质，其性
能的优劣通常用介电强度和介电常数来
表征。前者表示耐压强度，后者是表示
电容器电性能的重要参数。二氧化硅的
介电强度可达106 －107伏/厘米，说明用
于作绝缘材料时可以承受较高的电压。
二氧化硅的介电常数为3.9，与制备方法
有关。
二氧化硅的主要物理性质
氧化方法
密度
折射率
3
（克/厘米 ）
介电常数
2.24-2.27
1.460-1.466
水汽氧化
2.00-2.20
1.452-1.462
湿氧
2.18-2.21
1.435-1.458
热分解淀
2.09-2.15
1.430-1.450
15
3x10 -2x10
1015 -1017
16
（10 伏/厘米）
3.4
9
3.2
6.8-9
3.82
7
10 -10
8
介电强度
6
（欧姆厘米）
干氧
积法
电阻率
一、
二氧化硅的化学性质
二氧化硅的化学名称叫硅酐，可以从硅酸脱
水生成，属于酸性氧化物。它是硅的最稳定
的化合物，不溶于水，和酸（除氢氟酸）也
不起反应。二氧化硅与多种金属、非金属氧
化物在一定温度下可以形成不同组份的玻璃
体，所以在烧杯中盛的水，往往含有少量的
碱金属离子（Na ＋ 、K ＋ ），它将危害器件的
性能。在生成二氧化硅膜时，往往通入一些
硼、磷杂质，使之形成硼硅玻璃或磷硅玻璃，
可起吸附和固定Na＋、K＋离子的作用。
二氧化硅的另一重要性质是能与氢氟酸
进行化学反应，即：
SiO2＋4HF→SiF4↑＋2H2O
生成的四氟化硅能进一步与氢氟酸反应，
生成可溶于水的络合物－六氟硅酸，即：
SiF4＋2HFH2[SiF6]
综合以上两部反应，可得总的反应为
SiO2＋6HFH2[SiF6]
生产中光刻扩散窗口和引线窗口等，就
是利用了二氧化硅的这一重要化学性质
腐蚀速度的快慢与氢氟酸的浓度和腐蚀
反应温度等有关。
一般来说，氢氟酸浓度越高，腐蚀速度
越快；反应温度越高，腐蚀速度越快。
第三节
二氧化硅膜质量的检验
二氧化硅膜质量的检验主要是表面质量
的检验和膜厚的测量。
一、
氧化层膜厚的测量
1、比色法
由于光的干涉作用，不同的二氧化硅膜
可表现出不同的颜色，所以，直接观测
硅片表面的氧化膜颜色，可以比较方便
地估计出氧化膜的厚度。其对应关系如
下表：
氧化膜厚度与颜色对照表
氧化膜颜色
氧化膜厚度（埃）
第一周期
第二周期
第三周期
第四周期
灰 色
100
黄褐色
300
棕 色
500
蓝 色
800
紫 色
1000
2750
4650
6500
深蓝色
1500
3000
4900
6850
绿 色
1850
3300
5200
7200
黄 色
2100
3700
5600
7500
橙 色
2250
4000
6000
红 色
2500
4300
6250
从表中可以看出，氧化膜颜色随其厚度
的增加呈周期性的变化，对应同一颜色，
可能有几种厚度，所以这种方法有较大
的误差。
不过，可将生长了氧化膜的硅片在氢氟
酸中进行腐蚀，观测其颜色的变化，确
定其厚度。
当氧化膜厚度超过7500埃时，颜色的变
化不明显了，因此，这种方法只限于测
量厚度在1微米以下的氧化层。
另外，还要注意，表中所列的颜色，是
照明光源与眼睛均垂直于硅片表面时所
观测的颜色。
2、椭圆偏振法
目前测量氧化膜厚度最常用的方法是椭
圆偏振法，它是根据椭圆偏振光经硅片
表面氧化膜反射后振幅和相位的变化与
膜厚的关系来进行测量。这种方法具有
非破坏性、快速、准确等优点。
3. 等厚干涉法(劈尖膜)
二、 表面质量检验
1.宏观缺陷:
二氧化硅膜的表面往往存在斑点、裂纹、
白雾和针孔等缺陷，并且膜厚有时也不
均匀，可用肉眼或显微镜进行检验。
表面颜色一致说明表面均匀性较好，白
雾和裂纹可以直接观测到，斑点和针孔
须在显微镜下观测，它们表现为亮点或
黑点。
2.微观缺陷:
(1).Na+污染:工作环境,设备带入,几乎不
可避免,但应尽量减少,将其降到1011/cm2
以下,可保证器件稳定,大于1012/cm2则不
稳定.
(2).热氧化层错:杂质局部堆积,使c-e极短
路,使pn结击穿电压下降，降低成品率，
采用低温氧化降低氧化层错密度，严格
生产管理和工艺管理。
第四章
光 刻
在半导体平面管和集成电路生产过程中，
光刻的目的就是按照设计的要求，在
SiO2 或金属膜上面刻蚀出与掩膜版完全
对应的几何图形，以实现选择性扩散和
金属膜布线的目的。
图形转换：将设计在掩膜版(类似于照
相底片)上的图形转移到半导体单晶片上
超细线条光刻技术
甚远紫外线(EUV)
电子束光刻
X射线
离子束光刻
通常采用紫外线接触曝光光刻法，此外，
也有光学曝光、软X射线曝光和电子束曝
光等。
本章主要介绍光刻工艺本身所涉及到的
光刻胶、光刻工艺及其原理，并对光刻
工艺中常遇到的质量问题进行分析。
光刻三要素：光刻胶、掩膜版和光刻机
光刻胶又叫光致抗蚀剂，它是由光敏化合物、基
体树脂和有机溶剂等混合而成的胶状液体
光刻胶受到特定波长光线的作用后，导致其化学
结构发生变化，使光刻胶在某种特定溶液中的溶
解特性改变
正胶：分辨率高，在超大规模集成电路工艺
中，一般只采用正胶，曝光后可溶。
负胶：分辨率差，适于加工线宽≥3m的线
条，曝光后不可溶。
第一节
光致抗蚀剂（光刻胶）
光致抗蚀剂是一种有机高分子化合物，主要
由碳、氢等元素组成。它在外界因素（光、
热等）的作用下，其内部分子结构发生变化，
化学特性随之发生变化（由可溶性变为不可
溶性或不可溶性变为可溶性）。根据光致抗
蚀剂在曝光前后溶解性的变化，可分为正性
和负性两种：
一、
负性光致抗蚀剂（负胶）
光致抗蚀剂在曝光前对某些溶剂是可溶
解的，曝光后硬化成不可溶解的物质，
这一类抗蚀剂称为负性光致抗蚀剂，由
此组成的光刻胶称为负性胶。
主要有聚脂类和聚炔类等。
负性胶的特点是粘附性好，耐腐蚀。
二、正性光致抗蚀剂（正胶）
曝光前对某些溶剂是不可溶的，而曝光
后却变成了可溶性的。这类抗蚀剂称为
正性光致抗蚀剂。由此组成的光刻胶称
为正性胶。这一类胶主要有邻叠氮醌类。
正性胶的特点是抗碱性差，耐酸性好。
三、 对光致抗蚀剂性能的要求
1、高分辨率：分辨率是光致抗蚀剂极为
重要的特性，是指用某种光刻胶所能得
到的光刻图形的最小尺寸。
2.高灵敏度：灵敏度是与分辨率同样重要
的特性，它定义为光刻胶感光所必须的
照射量。
3、粘附性能好：抗蚀剂与衬底（如SiO2、金
属等）之间粘附的牢固程度直接影响到光刻
的精度。
4、抗蚀性能好：要求抗蚀剂坚膜后，能够
较长时间地抵抗腐蚀剂的侵蚀。
5. 稳定性：要求抗蚀剂在常温和光（主要是
紫外光）屏蔽的情况下，即使加入了振感剂
也不发生暗反应；在烘烤干燥时，不发生热
交联。
第二节
光刻工艺原理
在平面晶体管和集成电路生产中，都要
经过多次光刻。虽然各次光刻的目的要
求和工艺条件有所差别，但其过程基本
是一致的，一般都要经过涂胶、曝光、
显影、坚膜、刻蚀和去胶等步骤。
一、涂胶(图a)
涂胶就是在SiO2 或其它薄膜表面，涂上
一层粘附良好、厚度适当、均匀的光刻
胶。
涂胶一般采用旋转法，它的原理是利用
转动时产生的离心力，将滴于片子上多
余的胶液甩去，在光刻胶表面张力和旋
转离心力的共同作用下，展成厚度均匀
的胶膜。
胶膜的厚度由转速和胶的浓度来调节。
但转速引起的厚度变化比浓度引起的大。
涂覆胶膜的厚度要适当、均匀，胶膜太
薄，针孔多，抗蚀能力差；胶膜太厚，
分辨率低。
实践表明，在一般情况下，分辨率约为
膜厚的5-8倍。
二、 前烘(图a)
前烘就是在一定的温度下，使胶膜里面
的溶剂缓慢地、充分地逸出来，使胶膜
干燥，增加它的粘附性和耐磨性。
前烘的温度和时间随胶的种类及膜厚的
不同而有所区别。由此，某一光刻胶的
前烘温度和时间由实验来确定。
前烘的温度和时间必须合适
温度过高会引起抗蚀剂的热交联，在显
影时留下底膜；
温度过底，抗蚀剂中的有机溶剂不能充
分逸出，造成针孔密度增加，浮胶或图
形变形等现象。
三、 曝光(图b)
曝光就是对涂光刻胶的基片进行选择性
的光化学反应，使曝光部分的光刻胶在
显影液中的溶解性改变，经显影后在光
刻胶膜上得到和“掩膜”相对应的图形。
曝光方法有两种，即接触式曝光和非接
触式曝光：
1、接触式曝光：通常采用紫外线接触曝光，
它的基本步骤是定位对准和曝光。定位对
准是使掩膜的图形和硅片上的图形精确套
合，是曝光最关键的一步。
因此，除了认真仔细操作外，还要求有良
好的对准装置，即精密的微调和压紧机械
系统，特别是压紧时准确套合不发生位移，
要有合适的光学观测系统，要求显微镜既
有一个比较大的景深，同时又有足够高的
分辨率。
2.非接触式曝光：目前比较先进的曝光方
法，采用投影式曝光。对位精确，分辨
率更高，硅片图形与掩膜版图形之间可
按比例缩放。
四、 显影(图c)
显影是将曝光后的基片放在显影液中，
去除曝光部分的胶膜，以获得腐蚀时所
需要的抗蚀剂膜的保护图形。
显影后，一般应检查以下几个方面的问
题：图形是否套准，边缘是否整齐，有
无残胶、邹胶、浮胶和表明有无划伤等，
如果有不合格的片子，应进行返工。
五、 坚膜(图c)
坚膜就是在一定的温度下，将显影后的
片子进行烘焙，除去显影时胶膜所吸收
的显影液和残留水分，改善胶膜与基片
间的粘附性，增强胶膜的抗蚀能力，以
及消除显影时所引起的图形变形。
坚膜的温度和时间要合适。若温度太低，
时间太短，抗蚀剂胶膜没有烘透，膜就
不坚固，腐蚀时易脱胶；
若温度过高，时间太长，则抗蚀剂胶膜
因热膨胀而翘曲和剥落，腐蚀时也容易
产生钻蚀或脱胶，还可能引起聚合物发
生分解，产生低分子化合物，影响粘附
性能，削弱抗蚀能力。
六、 腐蚀(图d)
腐蚀就是用适当的腐蚀剂，对未被胶膜
覆盖的二氧化硅或其它薄膜进行腐蚀，
按照光刻胶上已显示出来的图形，完整、
清晰、准确地腐蚀，供选择性扩散或达
到金属布线的目的。
它是影响光刻精度的重要环节。
对腐蚀剂的要求：
a、 对需要腐蚀的物质进行腐蚀；
b、 抗蚀剂胶膜不腐蚀或腐蚀很小；
c、 腐蚀因子要大于一定的数值（腐蚀因
子定义：当腐蚀线条时，腐蚀的深度与一
边的横向增加量的比值）。它的值大，表
明横向腐蚀速度小，腐蚀效果好，常用来
衡量腐蚀的质量。
d、毒性小，使用方便，腐蚀图形边缘整齐、
清晰。
腐蚀可分为两大类：
1、湿法腐蚀
SiO2的腐蚀：腐蚀液以氢氟酸为基础。
Si3N4的腐蚀：氮化硅的化学性质比较稳定，
氢氟酸腐蚀较慢，采用磷酸腐蚀液
。
铝层的腐蚀：腐蚀液有磷酸、高锰酸钾等。
2.干法等离子腐蚀
湿法腐蚀的侧向钻蚀严重，腐蚀特性受
温度和材料性质影响大，不易控制，所
以，不能满足刻蚀精细图形的需要。
干法等离子腐蚀清洁、干燥，无脱胶现
象，能够较好地解决这个问题。
溅射与离子束铣蚀：
通过高能惰性气体离子的物理轰击作用
刻蚀，各向异性性好，但选择性较差
等离子刻蚀(Plasma Etching)：
利用放电产生的游离基与材料发生化学
反应，形成挥发物，实现刻蚀。选择性
好、对衬底损伤较小，但各向异性较差
反应离子刻蚀(Reactive Ion Etching，简称为
RIE)：
通过活性离子对衬底的物理轰击和化学反应双
重作用刻蚀。具有溅射刻蚀和等离子刻蚀两
者的优点，同时兼有各向异性和选择性好的
优点。目前，RIE已成为VLSI工艺中应用最
广泛的主流刻蚀技术
等离子腐蚀原理：在气体中，一般总存
在微量的杂散电子，这些电子在高电场
的加速下获得能量，当它跟气体中的原
子或分子发生非弹性碰撞时，便产生二
次电子。它们进一步再与其它原子或分
子碰撞电离，就会产生气体辉光放电。
在放电过程中，非弹性碰撞可以产生分子
激励和活性基，它们的化学性质很活泼，
但寿命很短，很快就被缔合。当激励和缔
合速度相等时，则维持等离子状态。
等离子腐蚀就是利用放电过程中所形成的
这些化学活性基与被腐蚀膜层发生选择性
的化学反应，反应生成能够被气流带走的
挥发性气体。
多晶硅的腐蚀：
一般采用CF4作为基本工作气体，它腐蚀
硅的活性基是F*，化学反应式
4F*＋Si→SiF4↑
二氧化硅和氮化硅的腐蚀：
据分析，CF4 气体等离子体中的CF3* 不腐
蚀硅，只腐蚀硅化物。所以在等离子体
中，硅的腐蚀剂F* 应尽可能减少，硅化
物的腐蚀剂CF3*尽可能增多。
实践表明，加入乙烯或氢，能吸收F* ；
采用含碳原子数较多的氟里昂气体（如
C3F8 ），能增加等离子体中硅化物腐蚀
剂的比例。
铝的腐蚀：铝是活泼金属，和氯很容易
起化学反应，可用氯等离子体（CCl4）腐
蚀。
七、 去胶（图e）
去胶就是在SiO2 或其它薄膜上的图形腐
蚀出来后，把覆盖在图形表面上的保护
胶膜去除干净。主要方法有：
1.溶液去胶：
用有机溶剂（一般称去胶剂）浸泡，使
抗蚀剂膜溶胀，然后将它擦去。去胶剂
一般是含氯的烃化物，并含有表面润滑
剂。
这种方法的缺点是洗涤周期长，操作麻
烦。同时，去胶剂中含有较多的无机杂
质，在制备表面效应元件时，可能引起
不良后果。
2.氧化去胶：
是用强氧化剂将抗蚀剂氧化成二氧化碳和
水而达到去胶作用。
常用的强氧化剂有硫酸，硫酸－过氧化氢
（3:1）混合液，硫酸－重铬酸钾溶液等。
3.等离子去胶：
它的原理和等离子腐蚀一样，所不同的
是工作气体不同。它是利用在反应气体
中通入少量的氧气，在高频电场下所产
生的活性氧，迅速地使光刻胶氧化成为
可挥发的CO2、H2O，以及其它气体，达
到去胶目的。
第三节
光刻缺陷
半导体器件和集成电路的制造对光刻的要求：
刻蚀的图形完整，尺寸准确，边缘整齐陡直；
图形内没有针孔；
图形外没有残留的腐蚀物质。同时要求图形
套合准确，无污染等。
但在光刻过程中，往往产生一些缺陷，下面
简单予以介绍。
1.浮胶：
浮胶就是在显影和腐蚀过程中，由于化
学试剂不断侵入光刻胶膜与SiO2或其它
薄膜的界面，引起抗蚀剂图形胶膜皱起
或剥落。所以，浮胶的产生与胶膜的粘
附性有密切关系。
2.毛刺和钻蚀：腐蚀时，如果腐蚀液渗透光刻
胶的边缘，会使图形边缘受到腐蚀，从而破
坏掩蔽扩散的氧化层或铝条的完整性。若破
坏较轻，图形边缘出现针状的局部破坏，习
惯上就称为毛刺；若腐蚀严重，图形边缘出
现“锯齿状”或“绣花状”似的破坏，就称
它为钻蚀。
当SiO2等掩膜窗口存在毛刺和钻蚀时，扩散
后结面就很不平整，影响结特性，甚至造成
短路。同时，光刻的分辨率和器件的稳定性、
可靠性也会变坏。
3.针孔：
在氧化层上，除了需要刻蚀的窗口外，在
其它区域也产生大小一般在1~3微米的细
小孔洞，这些孔洞在光刻工艺中称为针孔。
针孔的存在，将使氧化层不能有效地起到
掩蔽作用。在器件生产尤其是集成电路和
大功率器件生产中，针孔是影响成品率的
主要因素之一。
4.小岛：
小岛是指在应该将氧化层刻蚀干净的扩
散窗口内，还留有没有刻蚀干净的氧化
层局部区域，它的现状不规则，很象岛
屿，尺寸一般比针孔大些，习惯上称这
些氧化层“岛屿”为小岛。
小岛的存在，使扩散区域的某些局部点，
因杂质扩散受到阻碍而形成异常区。它
使器件击穿特性变坏，漏电流增大，甚
至极间穿通。
第五章
制 版
在平面晶体管和集成电路的制造过程中，要
进行多次光刻，为此，必须制备一组具有特
定几何图形的光刻淹膜。
制版的任务，就是根据晶体管和集成电路参
数所要求的几何图形，按照选定的方法，制
备出生产上所要求的尺寸和精度的淹膜图案，
并以一定的间距和布局，将图案重复排列于
淹膜基片上，进而复制批量生产用版，供光
刻工艺曝光之用。
光刻淹膜质量的好坏将直接影响光刻工
艺的质量，从而影响晶体管和集成电路
的性能和成品率。所以，光刻工艺对淹
膜版的质量要求有：
1.图形尺寸准确，符合设计要求，且不发
生畸变。
2. 应有一定数量完全相同的图形，整套淹
膜版中的各次版应能一一套准，套准误差
应尽量小。
3.图形黑白区域之间的反差要高。一般要
求在2.5以上。
4.图形边缘应光滑，无毛刺，过渡区要小
（即“黑区”应尽可能陡直地过渡到“透
明”区）。
5.版面平整，光洁，无针孔、划痕和小岛。
6. 版面坚固耐用，不易变形
第一节 制版工艺
制版工艺包括以下几个过程：
一、 原图绘制
早期的制版工艺中，图形的绘制是通过手
工或机械的方式，在一张带有红色塑料涂
层的透明薄膜上，描刻出所需的设计图形。
这种方法已经被淘汰，目前，都采用计算
机绘制图形。
计算机绘图有专门的绘图软件，利用坐标
和各种形状的图形，可以绘制任何所需的
设计图形。绘制好的图形将存放在磁带上。
二、 初缩
初缩是利用光学图形发生器将原图缩小到
中等尺寸（芯片面积的10倍），制成中间
版。
光学图形发生器实际上是一种光学投影缩
小照相系统，其工作原理是将计算机绘制
的存放在磁带上的原图数据，在乳胶板或
匀胶铬板上转换成10倍于芯片面积的图形
或图形阵列，从而制成中间版。
三、 精缩与分步重复
精缩是利用精缩分步重复照相机，将中间
版的图形缩小到实际芯片尺寸，并重复排
列印制在工作版上，所以，精缩又称为分
步重复缩小。
第二节
自动制版简介
随着大规模集成电路的发展，原有的制版技
术已难于适应面积不断增大，集成度不断提
高的要求，因此，发展了自动制版技术。
自动制版技术大概有以下几种方法：
第六章
扩 散
将杂质元素加入到半导体中，通常有两种方
法：
一种是将杂质原子渗入到基片熔体中，即合
金法；
另一种是采用固态扩散，简称扩散法。
二者相比较，扩散法有如下突出的优点：
1、可以通过对温度、时间等工艺条件的准
确调节，来控制pn结的结深和晶体管的基区
宽度，并能获得均匀平坦的结面。
2、可以通过对扩散工艺条件的调节和选择，
来控制扩散层表面的杂质浓度及其分布，以
满足不同器件的要求。
3、与氧化、光刻技术相结合，可以制作各
种复杂的pn结结面，有利于改善晶体管、集
成电路的性能。
4、重复性、均匀性好，适合大量、成批的连
续生产。
由于扩散具有以上优点，目前在器件制造
中占主导地位。
但是，扩散法也有不足之处，例如，扩散
一般在高温下进行，高温过程往往使材料
的晶体结构发生变化，产生二次缺陷，从
而影响器件性能；
又如，为了进一步提高晶体管的工作频
率和集成电路的规模，需在几百埃的范
围内形成平坦、均匀的结面，采用扩散
法是比较难实现的。因此很多时候采用
另一种掺杂方法――离子注入掺杂。
本章主要介绍这两种方法的掺杂原理、
工艺及检验分析。
杂质掺杂
掺杂：将需要的杂质掺入特定的半导体
区域中，以达到改变半导体电学性质，
形成PN结、电阻、欧姆接触
磷(P)、砷(As) —— N型硅
硼(B) —— P型硅
掺杂工艺：扩散、离子注入
替位式扩散：杂质离子占据硅原子的位：
Ⅲ、Ⅴ族元素
一般要在很高的温度(950～1280℃)下进行
磷、硼、砷等在二氧化硅层中的扩散系数
均远小于在硅中的扩散系数，可以利用氧
化层作为杂质扩散的掩蔽层
间隙式扩散：杂质离子位于晶格间隙：
Na、K、Fe、Cu、Au 等元素
扩散系数要比替位式扩散大6～7个数量级
杂质横向扩散示意图
固态源扩散：如B2O3、P2O5、BN等
利用液态源进行扩散的装置示意图
第一节
扩散原理
一、扩散的本质
扩散的本质是由热运动所引起的粒子（原
子、分子或离子）的输运过程。当物体内
部存在浓度或温度梯度时，则会在物体中
产生使浓度或温度趋于均匀的定向扩散运
动。这就是所谓的热扩散。
在固态物质中，若粒子的浓度梯度为▽N ，
稳定时，由于扩散产生的扩散流密度为：
J=－D▽N
式中，D为扩散系数，单位是厘米2.秒－1；
负号表示粒子是从浓度高处向浓度低处扩
散，这就是菲克定律的数学表达式。
二 扩散系数
从上面可以看出，，扩散的快慢与浓度梯
度成正比。除此之外，从试验得知，还与
扩散杂质的种类和扩散温度有关。
试验表明，扩散系数D随绝对温度的倒数
指数式变化，其数学表达式为：
D  Do exp(
Ea
)
Tk
式中：
Ea――扩散过程的激活能；
Do――温度 T 为无穷大时，扩散系数 D 的表观值。
下表给出了几种杂质在（111）晶面硅中的 Do 和 Ea 的试验值。
杂质
Do （厘
元素
米 /秒）
伏特）
砷（As）
68.6
4.23
1100~1350
锑（Sb）
12.9
3.98
磷（P）
10.5
硼（B）
2
Ea（电子
适应范围
oC
杂质
元素
Do （厘米
2
Ea（电子
适应范围
oC
/秒）
伏特）
铟（In）
16.5
3.90
1105~1360
1190~1398
碳（C）
0.33
2.92
1070~1400
3.69
900~1300
铜（Cu）
4x10-2
1.0
800~1100
25
3.51
1050~1350
银（Ag）
2x10
1.60
1100~1350
铝（Al）
4.8
3.36
1050~1380
金（Au） 1.1x10-3
1.12
800~1200
锂（Li）
2.5x10-3
0.665
25~1350
铁（Fe） 6.2x10-3
0.87
1100~1260
-3
扩散系数随温度变化很迅速，温度越高，扩
散系数数值越大，杂质在硅中的扩散就越快。
一般温度增加10℃，扩散系数将增加一倍左
右，所以，扩散系数在扩散工艺中是一个很
重要的参数。
扩散系数除与温度有关外，还与基片材料的
晶向、晶格的完整性、基片材料的本体杂质
浓度及扩散杂质的表面浓度有关。
三 扩散机构
杂质原子（或离子）在半导体中的扩散
机构比较复杂，但主要可分为以下两种
机构：
替位式扩散和间隙式扩散。
1、
替位式扩散机构
硅平面工艺中的硼、磷扩散都属于替位式
扩散。在理想的单晶体中，原子的周期性
排列是很规整的，在一定的温度下，位于
晶体格点上的硅原子都在围绕着自己的平
衡位置做不间断的振动。由于原子振动的
不均匀性，其中总会有一定数目的原子振
动得比较厉害，以致有足够的能量来克服
周围原子对它的束缚，而脱离平衡位置运
动到新的平衡位置上。
这样，就在原来的位置上留下一个“空
位”。当杂质原子扩散进入硅晶体时，就
首先“占领”这些“空位”。
由于“空位”在晶体中也是在不断运动，
杂质原子也同样可以在晶体中沿着“空位”
运动的“足迹”，由一处转移到另一处。
这种扩散方式的特点是杂质原子占据晶
体内晶格格点上的正常位置，而不改变
其结构，这就是替位式扩散。
元素周期表中Ⅲ、Ⅴ族元素在半导体锗、
硅材料中的扩散多属于替位式扩散。
二、间隙式扩散机构
由于晶体中原子间的相互作用，使晶体
中原子间存在着间隙空间，有些杂质原
子进入硅晶体后，能从一个原子间隙到
另一个原子间隙，逐次跳跃前进，这种
扩散机构称之为间隙式扩散。
金属在硅中的扩散多是间隙式扩散。
有些金属（比如金、铜—）在硅中的扩
散机构是非常复杂的，它不但进行间隙
式扩散，又进行部分替位式扩散。
第二节 扩散方程
在第一节讨论扩散本质时，引入了菲克第
一定律的数学表达式，
J=－D▽N
其中，N是扩散粒子浓度，即单位体积中
扩散粒子的数目；
▽N是三维空间的扩散粒子浓度梯度。
由于在平面工艺中所形成的pn结都是平
行于表面的，故可以把扩散流近似地看
作沿垂直于这个方向（x方向）进行。在
杂质扩散不太深的情况下，这种近似很
接近实际情况。上式可简化为 ：
N
J ( x, t )   D
x
式中，J 是通过平行于扩散表面的某平面的扩散粒子流密度，
单位是粒子数/厘米 2.秒。
通过物理分析和数学推导，可以得到菲克第二定律
N
2N
D
t
x 2
这就是通常所说的扩散方程。对于硅平
面器件工艺中的杂质扩散来说，它描述
了在扩散过程中，硅片中各点的杂质浓
度随时间变化的规律。根据扩散的不同
情况，定出不同的边界条件和初始条件，
代入扩散方程可得到不同的解，从而解
出杂质浓度N随距离x和时间t在硅片中的
分布。
在集成电路制造工艺中，虽然采用的扩散
工艺各有不同，但从扩散结果来看，大体
可归纳为两种类型：
即预淀积和再分布。前者是恒定表面源扩
散，后者是有限表面源扩散。
由于二者的边界和初始条件不同，扩散方
程的解不同，所以，杂质在硅片中的分布
也不同。
一、
恒定表面浓度扩散（预淀积）
边界条件和初始条件：
x=0，t0，N（0，t） Ns
x>0,t=0,N (x,0) = 0
求解扩散方程.
扩散特点：
在整个扩散过程中，硅片表面始终暴露
在具有恒定而均匀的杂质源气氛里。在
一定的扩散温度下，杂质原子从气相扩
散到固相的硅片里而形成一定的杂质分
布。
恒定表面源 Ns 扩散
SiO2
Q
Si衬底
通过求解扩散方程可以获得这种分布为：
N ( x, t )  N s erfc
式中， erfc
x
x
2 Dt
为余误差函数。
2 Dt
当表面杂质浓度 Ns、杂质扩散系数 D 及扩散时间 t 确
定时，杂质的扩散分布也就确定了。
这种分布如下图所示。
图中，分布曲线的特点，是硅片表面的杂质浓度 Ns 始终
保持不变，它与时间无关，只与扩散的杂质和扩散的温度有
关。硅片内部的杂质浓度则随时间增加而增加，随距离增加
而减少。
在集成电路工艺中，如隐埋扩散、隔离
扩散的硼预淀积、基区扩散的硼预淀积、
发射区扩散的通磷扩散阶段等都属于恒
定表面源扩散。
二、有限表面源扩散(再分布)
边界条件和初始条件：
t =0: x=0,Ns=Q;
x0,N(x,0)=0。
t >0:  N (x,t) dx = Q
求解扩散方程.
Q为有限源总量。
在集成电路工艺中，隔离扩散的再分布，
基区扩散的再分布，发射区扩散的再分
布都属于这种扩散。
扩散特点：整个扩散过程中，硅片内的
杂质总量保持不变，没有外来杂质的补
充，只依靠表面预淀积的杂质原子向硅
片内进行扩散。随着扩散时间的增长，
表面杂质浓度不断下降，并不断向内部
进行扩散，所以，表面杂质浓度和扩散
深度都在发生变化。
有限表面源Q扩散
求解扩散方程可得：
N ( x, t ) 
Q
Dt
e
 x2
4 Dt
式中，Q 为扩散前存在于硅片表面无限薄层
内，单位面积的杂质总量，扩散过程中 Q 为常量。
e
 x2
4 Dt
为高斯函数。下图为有限扩散的杂质分布。
第三节
扩散方法
在扩散工艺中，常用的扩散方法很多，
它们多以杂质源来区分，下面简要介绍
几种扩散方法。
一 液态源扩散
液态源一般用于高浓度掺杂，它是利用
保护性气体（如氮气）通过液态杂质源，
携带杂质蒸汽进入反应室，这些杂质蒸
汽在高温下分解，并同硅表面发生反应，
生产杂质的单质原子，在硅片四周形成
饱和的杂质蒸汽压，经过硅片表面向内
部扩散。
液态杂扩散常用的杂质源有：
硼酸三甲脂〔B(CH3O)2〕、
硼酸三丙脂〔B(CH3CH2CH2O)3〕
三溴化硼（BBr3）等，
其中用得较多的是硼酸三甲脂〔B(CH3O)2〕
二 箱法扩散
主要是箱法锑扩散。
用于双极集成电路的埋层扩散工艺。杂
质源选用固态粉末状三氧化二锑和二氧
化硅的混合物。
三 固态氮化硼扩散
固态氮化硼扩散是目前最常用的扩散工艺，
其优点是设备简单，操作方便，生产效率
高，均匀性、重复性好等。
固态氮化硼源有粉末状和片状两种。一般
放在石英箱中进行加热扩散。这种扩散方
法多用于集成电路的基区扩散和隔离扩散。
四 氧化物源扩散
在硅片表面淀积一层掺杂的氧化物做杂质
源，通过加热处理，向硅片体内进行杂质
扩散，这种方法称为氧化物源扩散。由于
这种扩散过程是使杂质从一个固体（二氧
化硅层）扩散到另一个固体（硅片）内部，
所以也称为固――固扩散法。
第四节
扩散层的质量分析与检验
在集成电路的制作过程中，扩散层质量
是个关键问题。质量的要求主要体现在
扩散的深度（结深）、扩散层的表面杂
质浓度、单结和双结特性等方面。本节
着重讨论这些参数的定义、计算和测量
方法。
一. 结深
结深是指在硅片中掺入不同导电类型的
杂质时，在距离硅片表面xj的地方，掺入
的杂质浓度与硅片的本体杂质浓度相等，
即在这一位置形成了pn结。xj称为结深。
xj
1 . 结深的表达式
对恒定表面源扩散的余误差分布，结深
的表达式为
x j  2erf
1
NB
(1 
) Dt
NS
上式中，NS 为扩散层表面杂质浓度，NB 为硅片的本体杂
质浓度，erf -1 差函数符号。
对有限表面源扩散的高斯分布，
结深的表达式为
N s 1/ 2
x j  2(ln
)
Dt
NB
2 . 影响结深的因素
从上述两个表达式可以看出，xj∝
Dt
，要
使结深增加，可以增加扩散时间，也可升高扩
散温度（扩散系数增大），结深与二者乘积是
平方根关系。而扩散时间与扩散温度相比，对
结深的影响后者是主要的。因为扩散系数与温
度呈指数关系，因此在工艺操作中要倍加注意
对温度的控制。
3、 结深的测量
目前，测量结深的方法主要有两种，即
磨角法（或滚槽法）和扩展电阻法。
磨角法（或滚槽法）
是利用p区和n区在染色上的差异，使
pn结显现出来，通过几何换算计算其结
深。一般先将硅片磨出一个斜角（或用
滚筒滚出一个圆弧槽），再进行染色，
通过显微镜测量几何尺寸，换算出结深。
扩展电阻测量与磨角法有些类似，先将
硅片磨出一个斜角，然后用扩展电阻探
针进行测量，利用扩展电阻在pn结界面
产生的拐点来确定从表面到pn结界面的
距离，通过这个距离和所磨角度计算结
深。
也可用劈尖干涉或其他方法测量厚度。
二、薄层电阻
1、方块电阻的定义
扩散层的薄层电阻也叫方块电阻，它是
表征扩散层的一个重要参数，反映了扩
散层的导电性能，一般用Rs或R□表示。
下图表示结深为xj的一个正方形扩散层，
电流方向如图所示。这一扩散层的电阻
值称为方块电阻，单位是欧/方（Ω/□）。
实际上它的单位就是欧姆，“方”仅仅
表示扩散层的形状是正方形，不管它的
边长大小，电阻总是一样的。
方块电阻 Rs 表示为

Rs 

xj
由此可见，方块电阻与薄层平均电阻
率成正比，与薄层厚度成反比，而与正方形
边长无关。
方块电阻反映掺杂程度。
2、方块电阻的测量
目前多采用四探针法来测量方块电阻，根据方
块电阻的定义，很容易得到
V
Rs  C
I
C 为修正系数（可查表，取决于样品直径，探针间距及探针修正系
数）
，它由样品的长度、宽度、厚度及探针间距来确定。
V 为 2、3 探针间测得的电压，I 为 1、4 探针间加的电流。
1
I
2
3
V
4
I
样品
注意(1) xj<<探针间距;
(2)Si片表面洁净;
(3)四探针保持在一直线上,间距相等;
(4)探针头尖度好.
3、表面杂质浓度测量
扩散杂质在硅片中的表面浓度，是器件
设计和制造中的一个重要结构参数，用
Ns表示。目前，扩展电阻法是测量杂质
浓度比较好的一种方法，它不但可以测
量表面浓度，而且可以测量杂质浓度随
结深的分布，即纵向杂质浓度分布。
在前面结深的测量中我们介绍了扩展电
阻的测量方法，通过测量扩展电阻，利
用扩展电阻和电阻率和杂质浓度的关系，
可以得到电阻率和杂质浓度。
在企业中，通过测量电阻率和方块电阻
可以初略知道掺杂浓度。
第五节 离子注入掺杂技术
离子注入：
将具有很高能量的杂质离子射入半导体
衬底中的掺杂技术，掺杂深度由注入杂
质离子的能量和质量决定，掺杂浓度由
注入杂质离子的数目(剂量)决定
离子注入是目前广泛采用的一种掺杂技
术，它比热扩散工艺有如下一些突出的
优点：
a)
可在较低的温度（低于750℃）下，
将各种杂质掺入到不同的半导体中，避
免了由于高温处理而产生的不利影响。
b)
能精确地控制掺入硅片内杂质的浓
度、分布和深度，对浅结器件的研制更
为有利
c) 掺杂物质是通过质量分析器单独取出后
注入到半导体中，可避免混入其他杂质。
d) 能在较大的面积上形成薄而均匀的掺杂
层。
e) 可不受固溶度影响形成高浓度掺杂层。
f) 可发展成为无掩膜掺杂技术，即用微离
子束图形扫描，进行选择注入。还可发展成
为多束离子束技术，简化工艺，提高效率。
目前，离子注入掺杂技术存在一些有待进
一步解决的问题:
1. 由于高能量的离子注入到晶体内部，在
晶体内产生一些缺陷，虽然经过高温退火
处理，尚不能全部消除。
2. 离子束的产生、加速、分离、集束等设
备，价格比较昂贵。
3. 作深结比较困难。
一、离子注入的基本原理
离子注入是把杂质元素（如硼、磷、砷
等）的原子，经过离化变成带电的杂质
离子，然后用强电场使这些离子加速，
获得一定能量（约几万到几十万电子伏
特）后，直接轰击到半导体内，使之在
体内形成一定的杂质分布。
因此，离子注入和扩散同样能起到掺杂
作用。但二者的物理过程不同，扩散是
一种与温度和杂质浓度梯度有关的热平
衡运动过程，而离子注入则主要依赖于
离子的动能。
离子注入系统的原理示意图
二、离子注入的杂质分布
杂质离子注入硅片后所形成的杂质分布
与扩散法所形成的杂质分布有很大的不
同，如下图所示。扩散法所形成的杂质
分布，通常近似为余误差分布或高斯分
布。
而离子注入法则根据试验得出，其浓度
的最大值并不在硅片表面，而是深入到
硅体内一段距离。这断距离的大小与注
入离子能量的大小有关。
在一般情况下，杂质浓度的最大值在离
开表面约1000埃处。
在有掩膜存在的情况下，离子注入的杂
质分布近似扩散法再分布后的高斯函数
分布，其近似程度取决于掩膜的厚度及
注入离子的能量大小。
离子注入到无定形靶中的高斯分布情况
三 离子注入的退火处理
离子注入进硅片后，使一定数量的硅原
子脱离原来的位置，在硅片内形成了许
多微观损伤区，破坏了晶体结构的完整
性。这时注入的杂质离子也不是正好处
于原来硅原子的位置上。
要使注入杂质离子的硅片能具有一定性
能，就必须消除这些微观缺陷，退火是
较好的方法。
另外，退火还有一个重要的作用，是使
注入硅片中的杂质离子进入替代硅原子
的位置而成为电活性杂质离子，从而起
到受主或施主作用。
退火：也叫热处理，集成电路工艺
中所有的在氮气等不活泼气氛中进
行的热处理过程都可以称为退火
激活杂质：使不在晶格位置上的离
子运动到晶格位置，以便具有电活
性，产生自由载流子，起到杂质的
作用
消除损伤
退火方式：
炉退火
快速退火：脉冲激光法、扫描电子
束、连续波激光、非相干宽带频光
源(如卤光灯、电弧灯、石墨加热器、
红外设备等)
退火一般是在氮气的保护下，使硅片在
一定温度下保持一定时间，使微观损伤
区的晶体复原，同时使杂质离子替代硅
原子成为活性杂质离子。
注入硅中的杂质离子的激活率因杂质而异，
硼、磷的激活率接近100％，而砷只有50％。
硅的退火温度在400℃左右，对于重掺杂的
情况（即注入的离子数大于1014/厘米2），
退火温度要提高到650℃左右。
随着集成电路的发展，对损伤区、电学
参数恢复程度，以及注入离子电激活率
的要求也越来越高，常规的热退火方法
已不能满足要求。因为常规热退火方法
对高剂量注入的电激活率不高，同时，
热退火的时间过长，会导致杂质再分布，
破坏了离子注入技术的固有优点。
为了解决上述问题，通常采用快速退火
技术。
快速退火技术目前有脉冲激光、脉冲电
子束与离子束、扫描电子束、连续波激
光以及非相干宽带光源等。
它们共同的特点是瞬时内使硅片加热到
极高的温度，并在短时间内完成退火。
第七章
隔 离
集成电路制造过程中，必须解决一个问
题，就是元件之间的隔离。因为集成电
路是在同一块半导体硅片上，通过平面
工艺技术制造许多元件和器件（如电阻、
电容、二极管、三极管等），并按需要
将它们连在一起，形成具有一定功能的
电路。
这些元器件所处的电位不同，相互之间
必须绝缘隔离，否则，半导体本身的电
导将使这些元器件相互连通，就不可能
在一个单晶片上制造集成电路。
随着集成电路的发展，隔离工艺不但成
为提高集成度的关键，而且还直接影响
电路的性能，因此，隔离工艺的改进，
成为半导体集成技术的重要课题，
基本上可分为三类：
1、
pn结隔离
2、
介质隔离
3、
pn结－介质混合隔离
第一节
pn结隔离
一、基本原理
pn结隔离是当前集成电路制造中最常用
的一种隔离方法。它是利用pn结反向偏
置时呈高阻性（其阻值高达106-109) ，
来达到各元件互相绝缘隔离的目的。标
准的pn结隔离如下图所示
隔离岛内(n型外延层内)制作器件
P型衬底和P型隔离墙接低电位,使pn
结反向截止,达到电隔离目的.
用p型硅材料作衬底，外延生长一层n型
单晶，即构成一个pn结。再通过选择扩
散高浓度的p型杂质，使它穿透整个n型
外延层，与p型衬底连通，在n型外延层
形成p型隔离墙，这些隔离墙连同p型衬
底就把外延层分成了许多隔离岛，电路
的各元件就分别制作在这些隔离岛上。
PN结隔离工艺之SBC
n+埋层：提高集电极的导电性能,降低集电极串联电阻.
SBC： 标准隐埋集电极隔离工艺
(Standard Buried Collector Process)
在电路工作时，把p型衬底接在整个电路
的最低电位，因此，任何一个n型隔离岛
和p型隔离墙之间的pn结都处于反向偏置，
从而实现了各隔离岛之间的电绝缘。
Pn
结
隔
离
的
工
艺
流
程
二、pn结隔离的优缺点
pn结隔离工艺的优点是方法简单，易于
制造，无需特殊技术和制造设备，成本
低同时又能基本满足电路的性能要求。
因此成为集成电路生产中用得最多的一
种隔离方法。
不足之处有：
1. 隔离性能不够理想，一般漏电流为毫微
安数量级，耐压在几十伏，很难做得太高。
2.隔离引起寄生效应。由于pn结具有电容
效应，因此，pn结隔离后使得晶体管的集
电极与衬底之间，以及集电区周围与p型隔
离墙之间有电容藕合，随着频率的升高，
其藕合作用增强。所以，在高频放大器和
高速数字电路中，这种隔离方法就不适应
了。
3. 考虑到隔离扩散时的横向扩散，耗尽
层与套准误差等，隔离墙和元件之间要
有一定的距离，在一个晶体管的隔离岛
中，晶体管本身的面积只占整个岛的30
－40％，对提高集成度十分不利。
4. pn结隔离的抗辐射能力差，受温度影
响大。
第二节
介质隔离
（DI ：Dielectric Isolation）
介质隔离就是把包围隔离岛的反向pn结用
绝缘性能良好的介电材料来代替。
主要用于对隔离性能有特殊要求的高频线
性放大集成电路和超高速数字集成电路。
绝缘介质可以是二氧化硅、氮化硅、空
气等。
二氧化硅是目前最常采用的一种介质。
一、二氧化硅介质隔离
1、
基本原理与工艺
最常用的是反外延二氧化硅介质隔离，
这种隔离是在多晶硅的衬底上形成若干
个外面包有一层二氧化硅的n型单晶岛，
然后把电路的元件制作在这些单晶岛上，
从而实现隔离。
n型单晶岛上制作器件
n+隐埋层
二氧化硅隔离层
多晶硅衬低
二氧化硅介质隔离工艺流程：
绝
缘
介
质
隔
离
工
艺
2、 二氧化硅介质隔离的优缺点
优点：
(1) 寄生电容小
(2)击穿电压高、漏电流小。
(3) 容易制造互补电路。在pn结隔离中研制
互补电路比较困难，为了提高npn晶体管的
性能，常需掺金，而掺金对于pnp管的性能
不利。在介质隔离中，二氧化硅具有阻止
金扩散的掩蔽作用，所以，可采取选择扩
散法，制造出互补晶体管。
（4） 抗辐射能力强。γ辐射能在pn结上
产生光电流，当光电流足够大时，能使
隔离结本身参与晶体管工作。而用介质
隔离，则可避免这种现象。
缺点：
（1） n型单晶层厚度和厚薄均匀性不易精
确控制(研磨背面要求精确的机械定位)。
(2)工 艺复 杂 ，成 本高 ， 不适应大量生产
（高温淀积多晶硅时硅片易翘曲）。
（3） 浪费材料，原始单晶片有95％以上
都磨掉了，经济上很不合算。
(4)芯片占用面积大。由于刻蚀腐蚀时的深
度与宽度比约为1：2，这样，隔离槽占去
了很大面积，影响集成度，难于制作大规
模集成电路。
第三节
pn结－介质混合隔离
为了适应日益发展的大规模集成电路的需要，
在pn结与介质隔离的基础上，发展起来一种
新型的隔离工艺――侧面用介质，底面用pn
结的混合式隔离。
这种隔离方法比介质隔离简单，而隔离性能
又优于pn结隔离。本节主要介绍一种混合隔
离的代表――等平面氧化物隔离(Recessed
Oxidation Isolation),已广泛用于IC制造中，
双极晶体管的最佳方案之一 。
1、等平面隔离原理和工艺
利用氮化硅对氧原子的掩蔽作用，在局
部覆盖了氮化硅的硅片上进行选择氧化，
利用未覆盖的槽区生长绝缘的二氧化硅
作为两相邻元件的侧壁隔离，底部采用
pn结隔离。
由于二氧化硅的体积为硅的2.2倍，为了
使顶部表面保持平整，在氧化前先进行
适当的浅腐蚀，然后通过氧化使槽和岛
的表面做得一样平，这就是“等平面”
的由来，如下图所示。
等平面隔离工艺流程
2、 等平面隔离的优缺点
优点：
（1） 能显著减少芯片面积，提高集成度。
（2） 元件性能得到改善。由于隔离区面
积大大缩小，就减少了集电极与衬底之
间的寄生电容；另外，槽区充满二氧化
硅可减少岛间侧壁电容，从而提高工作
速度。
（3） 芯片表面平整，有利于金属化布线，
提高了元件可靠性。
不足：工艺复杂，需要薄层外延，必须
采用氮化硅掩蔽实现选择外延。
第四节
LOCOS(局域氧化隔离)隔离工艺
Local Oxidation Isolation(常用于 MOS IC )
在MOS IC 中,常采用LOCOS隔离,分为半
等平面和等平面2种( 侧面为氧化物,底面
为pn结).
如下图所示.
a.首先在硅片上
热生长一层薄氧
化层,并CVD淀
积氮化硅层,再
光刻.b.以光刻
胶作为掩蔽层刻
蚀器件有源区的
氮化硅和氧化硅
层,离子注入进
行场区掺杂.c,d
去胶后利用氮化
硅掩蔽进行场区
氧化,最后去掉
氮化硅完成
LOCOS隔离工
艺.
第五节 沟槽隔离工艺
(Trench Etch and Refill Isolation)
(
沟
槽
隔
离
开
槽
回
填
隔
离
工
艺
流
程
图
)
沟槽隔离(开槽回填隔离)工艺流程：
(a) .首先再硅片上热生长一层氧化硅，并CVD
淀积一层氮化硅，利用光刻定义出隔离槽位置，
再利用反应离子刻蚀技术刻蚀氮化硅和氧化硅，
(b).进而再刻出比较深的隔离槽，并在隔离槽
壁上热氧化生长一层氧化层.
(c). (d)最后再利用CVD方法淀积多晶硅或氧化
硅回填隔离槽,实现器件间的介质隔离.
集成电路工艺
图形转换：
光刻：接触光刻、接近光刻、投影光刻、电
子束光刻
刻蚀：干法刻蚀、湿法刻蚀
掺杂：
离子注入
扩散
退火
制膜：
氧化：干氧氧化、湿氧氧化等
CVD：APCVD、LPCVD、PECVD
PVD：蒸发、溅射
第八章
电极制备及封装
晶体管管芯或集成电路制成后，必须在
基区和发射区上制备欧姆接触，对于集
成电路还必须同时完成内引线互连，然
后进行烧结、键合和封装，经过总测，
成为产品。
Al是目前集成电路工艺中最常用的金属互连
材料, 但Al连线也存在一些比较严重的问题
电迁移严重、电阻率偏高、浅结穿透等
Cu连线工艺有望从根本上解决该问题
IBM、Motorola等已经开发成功
目前，互连线已经占到芯片总面积的70～
80%；且连线的宽度越来越窄，电流密度迅
速增加
以平面晶体管为例，工艺步骤为：
1.制备电极：管芯的基区和发射区光刻
引线孔之后，在真空中把铝蒸发到硅片
上，经光刻铝电极图形，再合金化，使
铝与硅形成欧姆接触。
2 .烧结：对含有数百个管芯以上的硅片
进行中测、划片，再用适当的合金材料
将合格管芯的背面烧焊在管壳底座上，
同时形成集电极欧姆接触。
3. 键合：用铝线或金丝把发射极和基极与
管座上相应的外电极连接起来。
4.封装：用外壳将管座上的芯片封闭起来。
第一节
欧姆接触
一、欧姆接触的原理
无论是在晶体管管芯上制备电极还是集
成电路内引线互连，都需要解决金属与
半导体接触的问题。
金属与半导体接触产生两种情况：
整流接触和欧姆接触。
如果是整流接触，由于它的单向导电性，
使晶体管或集成电路不能正常工作。所以，
制备电极必须是欧姆接触，并满足以下要
求：
（1） 电压－电流关系呈线性且对称；
（2） 接触电阻尽可能低；
（3） 有一定的机械强度，能承受冲击、
振动等外力的作用。
金属与半导体在什么条件下才能形成欧姆
接触？
1.高掺杂欧姆接触
实验表明，金属铝与低掺杂浓度
（ND<1017/厘米3）的n型硅接触时，形
成整流接触。提高n型硅的掺杂浓度后
（ND>1019/厘米3），金属铝与硅的整流
特性严重退化，电流－电压特性正反向
趋于一致，即由整流接触转化为欧姆接
触。
只要半导体掺杂浓度足够高，无论与什
么金属都能形成欧姆接触。
2、 高复合－产生中心欧姆接触
在金属与半导体接触处造成局部结构损
伤或掺入高复合中心杂质，达到欧姆接
触的办法。
二.欧姆接触的制备方法
目前，制备欧姆接触使用最多的方法是
高掺杂欧姆接触。
高掺杂欧姆接触是在需要欧姆接触的地
方进行高掺杂。
高掺杂的方式主要有两种：
扩散法和合金法。
第二节
蒸发与溅射
一、真空蒸发
真空蒸发（又称真空镀膜）是指在一个
真空容器（真空室）中，把所要蒸发的
金属加热到相当高的温度，使其原子或
分子获得足够高的能量，脱离金属材料
表面的束缚而蒸发到真空中成为蒸汽原
子或分子。当它们在飞行途中遇到待淀
积的硅片时，就淀积在硅片表面形成一
层薄的金属膜。
铝蒸发到硅片表面，并经光刻形成一定
形状的电极图形之后，还必须经过一道
合金化工序，目的是使铝、硅之间形成
低阻欧姆接触。此外，合金化还可以增
加铝同二氧化硅层的粘附作用，这样，
在热压或超声键合时，能使焊接点牢牢
地固定在硅片上。
合金化，就是把蒸好铝的硅片放在真空
室内或在氮气保护的炉管中，加热到一
定的温度，恒温一段时间，冷却后就可
获得低阻欧姆接触。
合金化与合金是不同的，合金化的温度
应低于铝－硅共熔温度577℃，这时，铝
－硅之间不熔融成为合金。合金化温度
一般为500∽570℃，恒温10∽15分钟。
二.溅射
溅射是与气体辉光放电现象密切有关的
一种薄膜淀积技术。在高真空室内充入
放电所需要的惰性气体（如氩气），在
高压电场作用下气体放电，产生大量的
离子，这些离子被强电场加速形成高能
量的离子流，去轰击源材料（阴极或
靶），由于离子的动能超过源材料中原
子和分子的结合能，使源材料的原子或
分子逸出，高速溅射到阳极（硅片）上，
淀积成薄膜。
第一节
多层电极与多层布线
一、多层电极
在一般集成电路生产中，通常采用铝作
为电极。可是对于高频大功率晶体管、
微波低噪声晶体管及微波器件，却由于
采用铝电极而导致失效。随着电流密度
增大和温度上升，将加速器件的失效。
引起铝电极失效的主要原因是：
（1） 铝的电迁移
（2） 硅在铝中的固体溶解
要找到一种完全代替铝的金属材料是非
常困难的。例如金，虽然抗电迁移能力
强，传导性良好，但与二氧化硅粘附不
好，且与硅在370℃下就形成合金，从而
破坏了氧化层。
因此，根据器件经受的环境和使用的条
件不同，对各种金属的特点取长补短，
采用多层金属结构。
多层金属结构按其功能，大体可分为四
层：
欧姆接触
粘附层
阻挡层
导电层
二.多层布线
集成电路芯片上各元件制造完成后，需
用金属导线按电路功能把它们连接起来，
这就是集成电路的内部布线，通常叫做
互连。
在设计互连时，要求互连线尽可能短，
互连线的电阻值尽可能小，互连线彼此
不能相交，而且要通过薄的氧化层。
以上几点要求，在中、小规模集成电路
中比较容易做到。
可是，在大规模集成电路中，金属布线
比较复杂，要在同一平面上避免互连线
的交叉是十分困难的。
为此，必须采用多层布线技术。
多层布线就是在制造大规模集成电路时，
先完成电路的部分连接（第一层），然
后在上面淀积一层一定厚度的绝缘介质，
再在介质上开出引线孔，进行第二层布
线。
这样，通过二次或二次以上布线，完成
全部互连的布线技术，称为多层布线。
采用多层布线技术的好处：
（1） 增加了设计的灵活性，减少了排版
布线的困难程度。
（2） 可以加大布线的条宽，减少导线的
电流密度，提高了电路的可靠性。
（3） 可以减少互连所占用的面积，使器
件能以更紧凑的方式排列，因而提高了
电路的集成度和性能。
第四节
键合与封装
一、键合
键合是一种焊接技术，目的是用引线将
晶体管或集成电路的电极连接到芯片底
座的相应外引线上。
根据焊接能量的供给不同，键合可分为
两大类：热压键合和超声键合。
键合所用的引线对焊接质量有很大的影
响，尤其对器件长期使用的可靠性和稳
定性关系很大。对键合引线的要求是导
电性能好、弹性小、可塑性强以及跟金
属键合处机械强度高。
常用的键合引线有硅铝丝和金丝。
1、
热压键合
热压键合是将引线对准电极焊接处，并
加热到300℃左右，利用刀刃在引线上施
加一定的压力，使金属丝和管芯的铝层
压焊在一起，然后再与管座相应的外引
线电极连接起来。
热压键合的基本原理是在金属丝和管芯
上铝层同时加热加压，使接触面产生塑
性形变，并破坏其界面的氧化膜，且两
接触面几乎接近原子引力范围，金属丝
表面原子和铝层表面原子之间产生吸引
力。其次，金属丝和铝层表面不平整，
加压后高低不平处相互填充而产生弹性
嵌合作用，使两者紧密结合。加压后接
触面积越大，结合得越好。
2、 超声键合
所谓超声键合，是利用超声波能量将铝
丝和铝电极在不加热的情况下直接键合
的一种焊接方法。与热压键合相比，它
具有可靠性高、操作简单、焊接效率高、
底座不用加热等优点。高频大功率晶体
管和集成电路多采用超声波焊接。
超声波焊接的工作原理是，由超声波发生器
产生的几十千赫的超声振荡电能，通过磁致
伸缩换能器，使振动头产生机械振动，由它
带动压刀产生“交变剪切应力”。同时在压
刀上施加一定的垂直压力。在这两种力的共
同作用下，铝丝蠕动，使铝丝和铝层之间发
生摩擦，这种摩擦作用，一方面使阻碍键合
连接的铝丝和铝层表面的氧化膜遭到破坏，
另一方面由于摩擦产生一定的热量，使焊接
处的铝丝发生形变，从而两个纯净的铝金属
紧密地接触，形成牢固的键合连接。
二、封装
保证器件的稳定性和可靠性。
1、
晶体管的封装
晶体管的封装形式很多，常用的有玻璃
管壳封装、金属管壳封装和塑料封装。
目前多采用金属管壳封装。金属管壳具
有良好的散热性能，同时还有电磁屏蔽
作用，避免外界电磁波的干扰。
金属管壳的密封常用电焊法。利用专用
的封帽机，将管帽套在管座上，在加压
力的同时通以大电流，利用大电流通过
管帽和管座接触处所产生的热量和高压
力的共同作用，将管帽和管座焊在一起，
达到全密封。
这种封装使晶体管的表面不受外界大气
影响，可稳定可靠地工作。
为了确保管芯表面干燥，在封装之前要
充分烘干管芯，并在干燥的氮气中盖管
帽和封口。
2、 集成电路的封装
集成电路的封装主要有以下几种方式：
（1）、金属园壳封装
集成电路早期多采用与晶体管相似的TO
－5型金属管壳，其封装过程与晶体管相
同。由于管壳底板上外引线的内部压点
为圆形分布，因此对芯片压焊点的分布
要求不太严格，只需要压焊点分布稍微
均匀些。国内使用金属园壳封装有7引线、
12引线和14引线等多种。
园壳封装的优点是密封性好，可和晶体
管混用。缺点是占用空间较大，组装密
度低，引线数不能过多，因此不能应用
到引线数目多的集成电路上。
（2）、扁平封装
扁平封装的两侧（或）
四周有对称的引线。
引线数目为14、18、
24、36等。中、小规
模集成电路常采用14、
18引线。
扁平封装的密封性不
如金属园壳封装，但
组装密度高。
（3）、双列直插式封装
双列直插式封装的电极引出线在两侧，面向
下弯，这种管座有便于使用、检查、调换的
好处，引线强度大、体积小，所以目前被广
泛采用。标准产品有14、18、24、28、36、
40引线等。
按材料的不同，集成电路的封装又可分
为：金属封装、塑料封装、陶瓷玻璃封
装、多层陶瓷封装等。
塑料封装成本低，易于实现自动化生产，
但耐潮性差，一般用于可靠性要求较低
的民用产品。多层陶瓷封装密封性好，
但成本高，常用于可靠性要求特别高的
产品。陶瓷玻璃封装密封性尚好，成本
较低，目前多采用这种封装。
随着大规模集成电路的发展，封装工艺
也更加复杂，一是封装尺寸更大，外引
线更多（从十几条发展到一百多条，上
千条），因而对管壳加工及密封工艺的
要求更加严格，二是散热问题，管壳需
要有良好的散热设计。
集
成
电
路
封
装
工
艺
流
程
各种封
装类
型示
意图
双极集成电路
制造工艺简介
制作埋层
初始氧化，热生长厚度约为500～1000nm的氧化层
光刻1#版(埋层版)，利用反应离子刻蚀技术将光刻
窗口中的氧化层刻蚀掉，并去掉光刻胶
进行大剂量As+注入并退火，形成n+埋层
生长n型外延层
利用HF腐蚀掉硅片表面的氧化层
将硅片放入外延炉中进行外延，外延层的厚度
和掺杂浓度一般由器件的用途决定
形成横向氧化物隔离区
热生长一层薄氧化层，厚度约50nm
淀积一层氮化硅，厚度约100nm
光刻2#版(场区隔离版)
形成横向氧化物隔离区
利用反应离子刻蚀技术将光刻窗口中的氮化硅层
-氧化层以及一半的外延硅层刻蚀掉
进行硼离子注入
形成横向氧化物隔离区
去掉光刻胶，把硅片放入氧化炉氧化，形成
厚的场氧化层隔离区
去掉氮化硅层
形成基区
光刻3#版(基区版)，利用光刻胶将收集区遮
挡住，暴露出基区
基区离子注入硼
形成接触孔：
光刻4#版(基区接触孔版)
进行大剂量硼离子注入
刻蚀掉接触孔中的氧化层
形成发射区
光刻5#版(发射区版)，利用光刻胶将基极接触
孔保护起来，暴露出发射极和集电极接触孔
进行低能量、高剂量的砷离子注入，形成发射
区和集电区
金属化
淀积金属，一般是铝或Al-Si、Pt-Si合金等
光刻6#版(连线版)，形成金属互连线
合金：使Al与接触孔中的硅形成良好的欧姆
接触，一般是在450℃、N2-H2气氛下处理
20～30分钟
形成钝化层
在低温条件下(小于300℃)淀积氮化硅
光刻7#版(钝化版)
刻蚀氮化硅，形成钝化图形
CMOS集成电路
制造工艺
• CMOS反相器工艺流程
形成N阱
初始氧化
淀积氮化硅层
光刻1版，定义出N阱
反应离子刻蚀氮化硅层
N阱离子注入，注磷
形成P阱
去掉光刻胶
在N阱区生长厚氧化层，其它区域被氮化硅
层保护而不会被氧化
去掉氮化硅层
P阱离子注入，注硼
推阱
退火驱入
去掉N阱区的氧化层
形成场隔离区
生长一层薄氧化层
淀积一层氮化硅
光刻场隔离区，非隔离区被光
刻胶保护起来
反应离子刻蚀氮化硅
场区离子注入
热生长厚的场氧化层
去掉氮化硅层
形成多晶硅栅
生长栅氧化层
淀积多晶硅
光刻多晶硅栅
刻蚀多晶硅栅
形成硅化物
淀积氧化层
反应离子刻蚀氧化层，形成侧壁氧化层
淀积难熔金属Ti或Co等
低温退火，形成C-47相的TiSi2或CoSi
去掉氧化层上的没有发生化学反应的Ti或Co
高温退火，形成低阻稳定的TiSi2或CoSi2
形成N管源漏区
光刻，利用光刻胶将PMOS区保护起来
离子注入磷或砷，形成N管源漏区
形成P管源漏区
光刻，利用光刻胶将NMOS区保护起来
离子注入硼，形成P管源漏区
形成接触孔
化学气相淀积磷硅玻璃层
退火和致密
光刻接触孔版
反应离子刻蚀磷硅玻璃，形成接触孔
形成第一层金属
淀积金属钨(W)，形成钨塞
形成第一层金属
淀积金属层，如Al-Si、Al-Si-Cu合金等
光刻第一层金属版，定义出连线图形
反应离子刻蚀金属层，形成互连图形
形成穿通接触孔
化学气相淀积PETEOS
通过化学机械抛光进行平坦化
光刻穿通接触孔版
反应离子刻蚀绝缘层，形成穿通接触孔
形成第二层金属
淀积金属层，如Al-Si、Al-Si-Cu合金等
光刻第二层金属版，定义出连线图形
反应离子刻蚀，形成第二层金属互连图形
合金
形成钝化层
在低温条件下(小于300℃)淀积氮化硅
光刻钝化版
刻蚀氮化硅，形成钝化图形
测试、封装，完成集成电路的制造工艺
CMOS集成电路一般采用(100)晶向的硅
材料
The End