Transcript Curs_5 - Universitatea Politehnica Timişoara

Proiectarea Microsistemelor Digitale
Curs 5
1
Proiectarea Microsistemelor Digitale
3.4. Conectarea memoriei DRAM

Circuitul IC41C1665 (IC41LV1665):





capacitate 64 K x 16 biţi,
mod Fast Page: 256 accese la celule de pe aceeaşi linie, cu timp de
acces mic (12 ns),
Scriere şi citire la nivel de cuvînt (16 biţi) sau la nivel de octet superior
(D8 – 15) sau inferior (D0 – 7) datorită existenţei a semnale de /CAS,
Intrări şi ieşiri compatibile TTL,
reîmprospătare:



interval: 256 ciluri la 4 ms,
mod: /RAS-only, CBR (/CAS-before-/RAS),
alimentare:


5 V ± 10% pentru IC41C1665,
3,3 V ± 10% pentru IC41LV1665.
2
Proiectarea Microsistemelor Digitale

Terminalele:

Structură matricială:
A0 – 7
(adresă de linie)
Matrice de
celule
I/O0 - 15
/RAS
A0 – 7
adresă de coloană
/CAS
3
Proiectarea Microsistemelor Digitale

Tipuri de capsulă:
4
Proiectarea Microsistemelor Digitale

Tipuri de operaţii:
5
Proiectarea Microsistemelor Digitale

Caracteristici de timp critice:

Ciclurile circuitului:




un ciclu la memorie este iniţiat activînd, la 0 logic, semnalul /RAS şi este
încheiat dezactivînd, la 1 logic, semnalele /RAS şi /CAS,
ciclul de citire,
ciclul de scriere,
ciclul de reîmprospătare.
6
Proiectarea Microsistemelor Digitale

Caracteristici de timp:
7
Proiectarea Microsistemelor Digitale

Caracteristici de timp – continuare:
8
Proiectarea Microsistemelor Digitale

Caracteristici de timp – continuare:
9
Proiectarea Microsistemelor Digitale

Ciclul de citire:






Ciclul de scriere:



Este iniţiat de frontul căzător al aceluia dintre semnalele /CAS sau /OE care
soseşte mai tîrziu;
/WE este la 1 logic,
Adresa de coloană trebuie să rămînă stabilă un timp egal cu cel puţin tAR,
Datele la ieşire (Data Out) devin valide numai cînd toţi timpii tRAC, tAA, tCAC şi tOE
sunt toţi satisfăcuţi,
Ca urmare, timpul de acces este dependent de toţi aceşti timpi.
Este iniţiat de frontul căzător al aceluia dintre semnalele /CAS sau /WE care
soseşte mai tîrziu;
Datele de intrare trebuie să fie valide înaintea sau la momentul activării frontul
căzător al aceluia dintre semnalele /CAS sau /WE care soseşte mai tîrziu;
Există şi ciclu de citire – modificare – scriere;
10
Proiectarea Microsistemelor Digitale

Ciclul de reîmprospătare:



Orice acces pentru citire sau scriere realizează şi reîmprospătarea dar
numai la celula adresată;
Sunt necesare 256 cicluri la fiecare 4 ms,
Există 2 moduri:



/RAS-only: pe intrările A0 – 7 se plasează, din exterior, succesiv, fiecare din
cele 256 combinaţii iar pentru fiecare combinaţie se activează intrarea /RAS –
reîmpropătarea se va face pentru toate cele 256 celule de pe o linie;
CBR (/CAS-before-/RAS); este pornit de frontul căzător al lui /RAS atunci cînd
/CAS este deja activat; un numărător intern generează adresele de linie ca
urmare intrările A0 – 7 nu sunt considerate.
Activarea alimentării:



Iniţializarea circuitului durează 200 µs,
8 cicluri oarecari (activarea lui /RAS),
Operare normală.
11
Proiectarea Microsistemelor Digitale

Diagrama ciclului de citire:
12
Proiectarea Microsistemelor Digitale

Diagrama ciclului de citire-modificare-scriere:
13
Proiectarea Microsistemelor Digitale

Diagrama ciclului de scriere:
14
Proiectarea Microsistemelor Digitale

Diagrama ciclului de citire în modul Fast Page:
15
Proiectarea Microsistemelor Digitale

Diagrama ciclului de citire – modificare - scriere în modul Fast Page:
16
Proiectarea Microsistemelor Digitale

Diagrama ciclului de scriere în modul Fast Page:
17
Proiectarea Microsistemelor Digitale

Diagrama ciclului de reîmprospătare (/RAS-only):
18
Proiectarea Microsistemelor Digitale

Diagrama ciclului de reîmprospătare (CBR):
19
Proiectarea Microsistemelor Digitale

Soluţii de conectare
A19
A17
M//IO
UC
A16
.
.
.
A1
/RD
/WR
/DEN
A0
/BHE
D15
.
.
D0
D
E
C
/OE
/CS
C
D
R
A
M
A7
.
.
.
A0
/RAS
/UCAS
/LCAS
/WE
I
C
4
1
C
1
6
6
5
I/O15
.
.
I/O0
20
Proiectarea Microsistemelor Digitale

CDRAM: Controller de RAM dinamic; sarcini:






Avantaje:



Multiplexează liniile de adrese primite de la microprocesor şi generează
A7 – A0 către memorii pentru accese normale de scriere şi citire;
Generează adresele de rând pentru reâmprospătare;
Generează semnalul /RAS pentru accesele normale şi pentru
reâmprospătare;
Generează semnalele /UCAS şi /LCAS pornind de la A0 şi /BHE;
Generează semnalul de comandă de scriere.
UC este degrevat de problema reâmprospătării;
Simplificare a logicii de comandă.
Dezavantaje:


Necesitatea unui asemenea circuit;
Necesitatea programării unui asemenea circuit.
21
Proiectarea Microsistemelor Digitale

Soluţie fără CDRAM:
A19
A17
M//IO
A16
.
.
.
A1
UC
D
E
C
/OE
A7
.
.
.
A0
M
U
X
/RAS
/UCAS
/DEN
/BHE
LOGICĂ
/LCAS
A0
/RD
D15
.
.
D0
I
C
4
1
C
1
6
6
5
/WE
I/O15
.
.
I/O0
22
Proiectarea Microsistemelor Digitale

MUX:



LOGICĂ:




Generează semnalele /LCAS şi /UCAS având ca intrări A0, /BHE şi /CS
de la decodificator;
/LCAS şi /UCAS sunt întârziate din /RAS;
Porţi.
Avantaje:


Multiplexează adresele de linie şi de coloană,
Are ca intrare şi /RAS.
Nu cere circuit specializat;
Dezavantaje:


Mai multe circuite ca la soluţia anterioară;
Reâmprospătarea trebuie făcută de microprocesor: trebuiesc executate
256 cicluri de acces, la rânduri, în max. 4 ms; pentru aceasta
microprocesorul va trebui să:

Genereze adresele de rând,

Genereze /RAS fără /CAS.
23
Proiectarea Microsistemelor Digitale

Aplicaţie:

Să se conecteze la o UC cu microprocesorul 8086 în modul minim:



256 Kocteţi memorie fixă în zona superioară a spaţiului de adrese;
256 Kocteţi memorie SRAM la începutul spaţiului de adrese.
Soluţie:


Se vor folosi 1 circuit Am27C2048 şi 2 circuite A616316;
Harta memoriei este:




Circuit 1 A616316: 00000H – 1FFFFH,
Circuit 2 A616316: 20000H – 3FFFFH,
Am27C2048:
C0000H – FFFFFH.
Se va face o decodificare completă.
24
Proiectarea Microsistemelor Digitale

Tabelul este:
A
19
A
18
A
17
A
16
A
15
A
14
A
13
A
12
A
11
A
10
A
9
A
8
A
7
A
6
A
5
A
4
A
3
A
2
A
1
C
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
A
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
2
A
A
m
25
Proiectarea Microsistemelor Digitale

Schema este:
8
26