Transcript Simultaneous Extraction of Locations and Energies of Two

High Speed Serial Link Design
2015년 2월 2일
대표 학생
배우람
과제 책임자
정덕균 교수
School of EE,
Seoul National University
1/12
4.5년간 전략산학 연구 성과 결산
연구 성과 요약 (’10.07~’14. 12)
1. 참여 기간 : 2010. 07. 01 ~ 현재
2. 전략산학 장학생 현황 : 배우람, 박준은 (총 2 명)
3. 대표 연구 주제 :
- Silicon Photonic Interconnect
- Low Power Memory Interface
- Transceiver Circuits for 20 Gb/s
4. SSSP 장학생 현황 : 추민성, 윤창수, 조성용 (총 3명)
5. 박사 배출 현황 : 유병주, 임동혁, Anil Kavala (총 3명)
6. 논문 및 특허 실적
- 저널 : SCI 1편, SCIE 1편
- 국제 학회 : 5편
2/12
대표 논문 Review
논문 제목 :
- A power-efficient 600-mVpp voltage-mode driver
with independently matched pull-up and pulldown impedances
논문 내용 :
- 항상 일정한 출력 임피던스를 가지는 저전력 voltagemode driver의 설계에 대한 분석과 구현 및 실험 결과
3/12
대표 논문 Review
선정 이유 :
- 2차년도 연구 주제인 저전력 메모리 인터페이스 설계에서 연구한 내용을
연장한 내용의 논문으로, Driver의 출력 임피던스를 일정하게 유지하면서 동
시에 소모 전력을 최소화하는 설계 방법론을 다루고 있음.
저널 정보 :
- 저널명 : International Journal of Circuit Theory and Applications
- Impact Factor : 1.21
- 저널 랭킹 : 126/247
4/12
1차년도: Si-Ph RX with Skew Compensation
Data Chnnel 1
Data Channel 2
Data Channel 3
Data Chnnel 4
PD
1
TIA
10Gbps
LA
D
D Q
2
T-D4
T-D4
D Q
D Q
8
2:8
StoD
Skew Calibrated Clock
Before Skew Calibrated Clock
D4
1.Before skew calibration
2.After skew calibration
CH1
CH1
CH2
CH2
CH3
CH3
CH4
CH4
2차년도: 4-PAM TX with IMBM Channel
Stub-series terminated logic multi-drop
Binary
&
IMBM
`
4-PAM
Impedance matched bi-directional multi-drop
&
Zo Ω driver
ZoΩ matching
Zo/3 Ω
Zo
Zo
27-1 PRBS
Zo/2 Ω
Zo Ω
Zo
3Zo Ω
IMBM
Zo
2Zo Ω
Zo Ω
conn.
Zo
Zo
Zo
Zo
&
Zo Ω termination
#0
VTT
4-PAM
#1
#2
#3
SSTL
2차년도: RX with Linearized BB-CDR
PD gain variation
(a) Conventional BBPD
Constant PD gain !
(b) Linearized BBPD
Pk-pk : 0.15 UI
Rms : 0.034 UI
-3dB BW : 7.5 MHz
(c) JTRAN under the various
jitter conditions
(d) Jitter histogram under the
various jitter conditions
3차년도: 20 Gb/s Equalizer & Sampler
4차년도: 10GHz Ring-PLL in 90nm CMOS
10-GHz Ring VCO
25
PBIAS
20
VO-
VCTRL
VO+
VI++
VI--
VI+
VI-
IBIAS,M
IBIAS,F
VCTRL
Frequency (GHz)
Fast switching differential
delay cell stage
Bias circuit
PBIAS
VCO Tuning Range
Nominal
Fast
15
Slow
10
5
0
0.4
PBIAS
0.6
0.8
1
Control Voltage (V)
VCTRL
Main path
Fast path
Measured waveform
Die microphotograph
20 ps
1.2
4차년도: LC-DCO
Tuning Range
Frequency : 11.3 ~ 14GHz

Resolution : 1MHz/LSB

Phase Noise : 111dBc @1MHz

Power Consumption : 6mW @12.5G
14.5
Frequency (GHz)

mode #1
mode #2
13.5
mode #3
mode #4
12.5
11.5
10.5

FOM : 185.2dBc/Hz
min
mid
max
200um
600um
-110dBc/Hz @ 1MHz offset
5차년도: Injection-Locked Oscillator
injection
< VCO >
< VCO Cell >
Clk0,180
injection
Before injection
After injection
Jitter RMS : 3.45ps
Jitter RMS : 2.27ps
향후 계획
5차년도 하반기 (’15.1~’15.6) 주요 연구 계획
- Injection Locking을 이용한 Clocking 회로 설계
☞ Injection locking을 이용한 high-performance clock generation 회로
- FoM Comparison (Power reduction / noise performance)
- Speed-up을 위한 scheme 개발
☞ Injection locking을 이용한 Clock and data recovery 회로
- High frequency jitter filtering
- Wide jitter tracking bandwidth
☞ 그 외의 다양한 적용 범위에 대한 폭넓은 연구
12/12