Extraction of capture cross section of oxide trap using GIDL current

Download Report

Transcript Extraction of capture cross section of oxide trap using GIDL current

전략산학 2기 발표 평가회
DRAM Capacitor 유전막 기술
황철성 교수님
대표학생 : 안철현
[email protected]
010-7208-4214
Seoul National University
연구의 필요성 – DRAM capacitor
Dielectric constant
A
C   o r
d
Al2O3
HfO2
Ta2O5 orthorhombic or amorphous
Ta2O5 hexagonal (c-axis)
ZrO2 monoclinic
ZrO2 cubic
ZrO2 tetragonal (c-axis)
TiO2 anatase
TiO2 rutile a-axis
TiO2 rutile c-axis
STO
0
O
Ti
200
300
SiO2
Si3N4
Al2O3
HfO2
Ta2O5
ZrO2
La2O3
TiO2
Band gap
- Schematic diagram of DRAM cell
Sr
100
50 nm, Tox ~ 8Å
ZrO2/TiN
0
2
4
6
8
[unit: eV]
ZAZ/TiN 30 nm, Tox ~ 5Å
Vacuum level
20 nm, Tox ~ 4Å
χ
fm
Sub 20 nm, Tox < 4Å
전략산학
1기
STO
TiO2(ATO)
/Ru(RuO2)
fB
TiN (4.2 eV)
Ru (4.7 eV)
RuO2 (4.9 eV)
SrTiO3/
Ru(SrRuO3)
전략산학
2기
SrRuO3 (5.1 eV)
Sr
Ru
Dielectric
O
- Evolution in the capacitor materials
Lattice mismatch =
𝑎𝑆𝑅𝑂 −𝑎𝑆𝑇𝑂
𝑎𝑆𝑇𝑂
=
3.91−3.93
3.93
= −𝟎. 𝟓𝟏%
Seoul National University
연구내용 및 기대성과 – SrTiO3
증착속도 감소를 통한 박막 특성 향상
지나치게 높은 증착속도로 박막 결함 생성
main STO
(370oC)
seed STO
(370oC)
200 nm
Al 도핑을 통한 누설전류 감소
Dielectrics
Dielectric
constant
Band
gap
rutile TiO2
~80
3.1
perovskite SrTiO3
~150
3.2
200 nm
Ru-sub.
1.54 eV
1.05 eV
main STO
(370oC)
 저온 공정을 통한
증착속도 완화
Pt
Pt
seed STO
(250oC)
TiO2
AlTiO2
Ti feeding
H2O purge
H2O feeding
Sr purge
Sr feeding
O3 purge
O3 feeding
Ti purge
Ti feeding
Ru-sub.
 공정시간 증가를
통한 증착속도 완화
1.05 + α eV
1.05 eV
Time
Pt
Ti feeding
H2O purge
H2O feeding
Sr purge
Sr feeding
O3 purge
O3 feeding
Ti purge
Ti feeding
Pt
Time
AlSTO
STO
 Al 원소 도핑을 통해 Fermi level 하강,
Barrier 상승을 통한 누설전류 감소
Seoul National University
연구내용 및 기대성과 – SrRuO3
H2/N2 공정 도입
2단계 결정화
without seed
Sr feeding
Ar purge
O2 feeding
Ar purge
Ru feeding
Ar purge
H2/N2 feeding
Ar purge
Sub-cycle Sub-cycle
Rq = 9.77 nm
with seed
Rq = 4.21 nm
전극막 1에 의해
높은 유전율의
결정 구조 확보
유전막
유전막의 in-situ
결정화 도모
전극막
1
Time
m X SrO
복합 전극막
n x RuO2
Ir, Pt 등 높은
일함수의 전극막을
통한 누설전류
특성 개선
전극막
2
Super-cycle
Crystallized
STO
ΦSRO  STO/SRO 구
60nm
 SrRuO3 증착 공정 변화를
통한 비이상 거동 제어 및
표면 거칠기, 단차피복성 개선
seed SRO
 Seed layer를 이용해 전극막
grain size 감소 및 표면 거
칠기 감소
STO
ΦPt
SRO
main SRO
Pt
조의 in-situ
결정화와 Pt의
높은 일함수
효과를 동시에
확보
Seoul National University
연구실 현황
 연구실 학생 분포표
구분
계(인원)
박사과정
석사과정
계(인원)
34명
21명
13명
삼성 전략산학 장학생
2명
2명
0명
삼성 SSSP 장학생
2명
1명
1명
삼성학술연수생
3명
3명
0명
기타 일반 삼성 장학생
0명
0명
0명
 참가 학생 역할
학생 I. 안철현 박사과정 (신분 : 기타, 참여율 : 40% )
연구분야
관심 사업부
E-Mail
휴대폰
박사연차
메모리 반도체
반도체 연구소
[email protected]
010-7208-4214
1
학생 II. 문태환 박사과정 (신분 : 기타, 참여율 : 30% )
연구분야
관심 사업부
E-Mail
휴대폰
박사연차
메모리 반도체
반도체 연구소
[email protected]
010-6539-3698
1
학생 III. 박태형 박사과정 (신분 : 기타, 참여율 : 30% )
연구분야
관심 사업부
E-Mail
휴대폰
박사연차
메모리 반도체
반도체 연구소
[email protected]
010-5199-6920
1
Seoul National University