Transcript 15장

Chapter 15. RF Power Amplifiers
2015년 9월 14일
1
15.2 General Considerations
• 최대전력전달 정리는 PA 설계에 무용지물
– 대신호 비선형 시스템에서 임피던스 정의 어려움
– Conjugate match를 통해서 문제를 해결한다 해도 효율
은 50% 소스와 부하에 절반식 전력 분배
– PA가 50% 효율이고 50kW의 전력을 안테나로 보내는
문제 가정
– 회로소모전력 또한 50kW 열처리 문제
– 저전력장치(Cell phone)에서는 고효율 필요
• 전력전달을 최대화하여 50%로 국한시키는 대신,
전력이득 및 선형성을 보장하면서 최대 효율로 전
력을 전달하는 PA 설계
2
15.3 Class A, AB, B, C PA
• Bias 조건으로 PA를 4 형태로 분류
• RL: 부하저항
– BFL: Big fat inductor  DC feed, 정전류를 위해서 큼
– BFC: DC 막음
– TR의 출력 cap이 tank로 포함
3
– Tank의 filtering으로 out-of-band emission 제거 (비선형
성으로 인한)
– Tank는 high Q라 가정 tank에 걸리는 전압은 sine파에
근사화
– 협대역 동작
4
15.3.1 Class A amplifiers
• TR이 선형적으로 동작하게끔 biasing
– BJT에서는 cutoff와 saturation을 피함
– MOS에서는 saturation 영역으로
• Class A PA와 소신호증폭기의 차이는 PA의 신호
전류가 bias level의 상당한 수준이어서, 심각한 왜
곡 가능
– 협대역 동작에서는, tank가 이런 왜곡문제를 해결함
• Class A PA는 효율을 희생하고 선형성 보장
– 신호가 없어도 항상 bias 전류로 인하여 전력소모
– Drain 전류:
iD  I DC  irf sin 0t
5
• 출력 전압: vo  irf R sin 0t
• Drain 전압: vD  VDD  irf R sin 0t
– Drain 전압과 전류는 180º out of phase
• R로 전달한 신호 전력
Prf 
irf2 R
2
6
• IDC는 TR이 cutoff되는 걸 피해야 하므로
IDC = irf
PDC = IDCVDD = irfVDD
• Drain 효율
Prf
irf2 ( R / 2) irf R

PDC

irf VDD

2VDD
− irfR의 최대값은 VDD이므로 최대 이론효율은 50%
− Nonzero minimum vDS, bias 조건 변화, nonideal drive
amplitude 및 filter와 interconnect의 손실을 고려하면
50%보다 작아짐
− 특히 저전압의 경우, VDS,on이 VDD에 상당하면
7
– 보통 30-35% 정도
• 효율외에 중요한 고려사항은 output TR의 stress
–
–
–
–
최대 VDS = 2VDD
Peak drain 전류 = 2VDD/R
이 전류 및 전압을 견딜수 있어야
IC 공정이 scale down 되면 PA 설계는 갈수록 어려움
• Normalized power output capability
– 실제 출력 전력/최대 전압×전류
2
Prf
VDD
/(2 R )
1
PN 


vDS , peak iD ,max 2VDD (2VDD / R ) 8
– Class A PA는 효율희생으로 선형성 제공, 상대적으로
큰 stress 제공
8
– Class A PA는 RF에서 거의 사용하지 않고, audio power
에서도 상대적으로 덜 사용
• 50% 효율은 최대값을 나타냄
– Swing이 최대값보다 작고, 어딘가에 추가 손실이 있다
면 효율은 더 떨어짐
– Swing이 0에 가까워 지면 drain 효율은 0으로 접근
9
15.3.2 Class B amplifiers
• Drain 전류와 전압이 동시에 0이 아닌 부분을 줄이
는 biasing을 하면, transistor 전력소모 감소
• Class B amp에서는 주기의 절반을 shut off
– 정확한 50% conduction duty cycle이 핵심이므로 정확한
class B amp는 존재하지 않음
– 중간 정도의conduction은 선형영역에서의 이탈 시작
– 출력에서의 왜곡(=비선형성)과 입출력사이의 비례 (기
본 주파수에서)를 구분해야
– Single-ended class B amp는 nonsinusoidal 출력을 내지만
입출력 비례관점에서는 선형적
– 대역외 성분에 주목하고 sinusoidal 출력 근사값을 얻기
위하여는 high-Q 공진기가 절대 필요
10
• Single-transistor 버전을 해석해야 하지만, push-pull
구조가 실제 class B amp의 대부분
• 절반 cycle은 sine파 절반은 0
iD  irf sin 0t for iD  0
– 출력 tank는 이 전류의 고조파를 여파하여 Drain에 sine
파만 나오게 함
11
• Drain 전류의 기본성분
irf
2 T /2
i fund   irf sin 0t (sin 0t )dt 
T 0
2
irf
vout  i fund R  R sin 0t
2
– vout의 최대값이 VDD이므로, irf의 최대값은
irf ,max
2VDD

R
– 최대 drain 전류와 최대 출력 전압은 class A amp와 동일
12
• 최대 출력 전압은
vo2
Po 
2R
– vo는 load 저항에 걸리는 신호 크기이고 최대값은 VDD이
므로
Po ,max
2
VDD

2R
• 평균 drain 전류
1
iD 
T

T /2
0
2VDD
2VDD
sin 0tdt 
R
R
– 공급된 DC power:
PDC
2
2VDD

R
13
• 최대 drain 효율은
Po,max 

  0.785
PDC
4
– Device가 소모하는 전력은 50 kW  14 kW
• Normalized power capability = 1/8, class A PA와 동
일  출력 전력, 최대 drain 전압 및 최대 drain 전
류가 동일하므로
• 효율의 큰 개선을 위하여 선형성 희생
14
15.3.3 Class C Amplifier
• Transistor가 절반 이하로 도통하게끔 gate biasing
–
–
–
–
Drain 전류는 주기적인 pulse train으로
Drain 전류: iD  I DC  irf sin 0t , iD  0
Offset IDC < 0
Transistor는 전류원으로 가정 (high 출력임피던스)
• High-Q output tank사용하여 부하에 걸리는 전압은
sine파
15
• Drain 전류: iD  I DC  irf cos 0t , iD  0
• 전류를 0으로 놓고 풀면
 I DC
2  2 cos  
 i
 rf
1



I DC  irf cos 
16

1 
1 

iD 
(
I

i
cos

)
d


2

I

i
sin

DC
rf
DC
rf
 

2 
2 
• 평균 drain 전류
1
 2 ( irf cos  )  irf 2sin  

2
irf
 [sin    cos  ]

i fund

2
4 0
  iD cos 0tdt   ( I DC  irf cos 0t ) cos 0tdt
T T
T 0
irf
1

(4 I DC sin   2irf   irf sin 2 ) 
(2  sin 2 )
2
2
T
• 최대 출력 전압 swing은
VDD
R
 i fund R  irf
(2  sin 2 )
2
2VDD
irf 
R(2  sin 2 )
17
• Peak drain 전류
iD , pk
2VDD
 iD  irf  [sin    cos  ] 

R(2  sin 2 )
irf
2VDD
 (sin    cos  ) 

1


R(2  sin 2 ) 

– 고정출력 전압에서는, pulse 폭이 0으로 가면 peak drain
전류가 ∞
• Drain 효율
max
2
PO ,max VDD
/  2R
VDD
2  sin 2




PDC
I DCVDD
2 RI DC 4(sin    cos  )
– Conduction angle이 0으로 가면 효율은 100%로 접근
18
– 이득과 출력 전력이 동시에 0으로 가는 경향
– Peak drain 전류식으로 부터 Class C amp의 power
handling capability는 conduction angle이 0으로 가면 0이
됨
– 고효율 뿐만 아니라 상당한 양의 출력전력을 필요로 하
므로, 실제로100% 이하의 효율을 보임
• 위의 수식들은 실제 설계에서는 별로 안쓰임
– Gate bias의 적당한 선택: 실제 0 V가 가장 편함
– 원하는 출력전력을 얻기 위하여 Gate drive의 신호성분
은 크게 함
– Conduction angle과 효율은 명백한 설계 변수는 아님 
대신 zero bias와 출력 전력의 결과임
19
15.3.4 Class-AB amp
• 50 – 100% 사이에서 conduct: bias dependent
– 효율과 선형성은 class A와 class B 사이
– Bias 전류는 (+)
20
15.4 Class D amplifiers
• 지금까지는 active device를 controlled current
source로 사용
– Device를 switch로 사용하는 대안: 이상적으로 전력소
모 없음
– 0 V 또는 0 A
– Transistor는 전력소모 없고 효율 100%
• Class D amp가 이런 종류
21
• 얼핏보면, push-pull transformer-coupled version of
class B amp
– Series RLC tank: switch-mode amplifiers  duals of
current-mode amplifiers
• 1 transistor가 (+) half-cycle을 다른 TR이 (-) halfcycle을 담당: 마치 push-pull class B 같음
– 차이는 transistor가 linear amp 보다는 switch로 동작
• Switching 동작때문에, 출력 transformer T2의 각 1
차 terminal은 교대로 GND로 구동: 구형파 생성
– One drain이 0 V로 가면 다른 drain은 2VDD로 됨
– 출력 filter는 이 구형파의 기본파만 여파
22
• 기본전류만 2차회로로 흐르므로, 1차 전류는 sine
파
– 각 switch는 half-cycle 동안 sine 파
– Transformer 전류 및 전압
23
• Transistor는 switch처럼 동작하므로 효율은 100%
• Normalized power handling capability
Po
vDS ,oniD , pk

1
 VDD  / R

  0.32
4
 2VDD  2  VDD / R  
4
2
– Class B push-pull 보다 좋고, Class A amp보다 훨씬 나음
– 물론 Class D amp가 linear modulation을 제공하지 못함
– 그러나 높은 효율 제공 및 device에게 stress를 많이 주지
않음
• 실질적인 문제는 완전한 switch가 없음
– Nonzero saturation 전압이 switch의 전력소모를 일으키
고, 유한한 switching speed는 switch V-I product가
transition 동안 nonzero
24
– Switch-mode PA는 fT 한참 아래에서 동작
– 특별히 효율의 중대한 저하는 saturation 에서의 전하 저
장 때문에 한 transistor는 다른 transistor가 켜지기 전에
완전히 꺼지지 못하므로 bipolar implementation을 일으
킴
– 아직 꺼지지 않은 device에 full supply 전압을 공급하기
위한 transformer 때문에 결국 V-I product가 아주 커야함
25
15.5 Class E amplifiers
• Transistor를 switch로 사용하면 효율이 증가하지만
실제 switch의 불완전성으로 인하여 쉽지 않음
– 관련한 낭비는 효율 약화
– 손실을 줄이기 위하여 switch는 동작 주파수에 비하여
빨라야 함
– 더 높은 주파수에서는 이를 만족시키기 더 어려움
• Switching 순간에 nonzero interval 시에 switch 전압
을 0으로 한다면 낭비는 줄어듦
– Class E amp는 switch turn on 시에 switch 전압을 0으로
만들고 zero slope를 만드는 충분한 자유도를 제공하는
고차 reactive network를 사용
– 불행히도 turn-off시에는 아무것도 안함: bipolar 설계에
서는 골치아픈 edge
26
– 다른 문제는 poor normalized power-handling capability:
이론적으로 100% 효율임에도 불구하고 부하로 주어진
전력을 전달하기 위하여 조금 더 큰 device를 필요로 함
• Class E amp의 가장큰 장점은 설계가 쉽다는 것
– Class C amp와 달리, 실제 구현은 약간의 설계 후
tweaking이 필요
27
• 설계 식
L
QR

1
1
C1 

2
 R( / 4  1)( / 2)  ( R  5.447)
 5.447  
1.42 
C2  C1 
1



Q
Q

2.08



• 최대 효율을 위하여 대역폭과 관계되는 최대 Q를
원함
– 획득가능한 Q는 제한대역폭 보다 아주 낮음
– 일단 Q를 고르면, class E PA는 위 식을 이용함
28
• 불행히도, drain 전류와 전압의 계산은 어려움
• Drain 전압은 turn-on시에 zero slope
– 전류는 switch가 꺼질 때에 최대값
– Switch가 무한히 빠르지 않으면 transition 기간 동안
switch 낭비는 큼
29
– “On” 상태로의 천이 시 낭비를 줄임으로써 얻은 개선을
“off” 상태 천이시 낭비로 상쇄됨
• 각 파형은 극적인 peak-to-average 비를 가짐
– Peak drain 전압은 3.6VDD, peak drain 전류는 1.7VDD/R
• 부하에 전달된 최대 출력전력
2
2
VDD
VDD
Po 

 0.577
2
1 / 4 R
R
2
– Normalized power output capability
Po
 0.098
vDS ,on  iD , pk
30
• 빈약한 power capability와 Switch turn-off loss로 인
하여 줄어든 효율 때문에, class E amp의 실제 구현
은 다른 형태 (class F)의 설계보다 월등한 효율을
보이지는 않음
– 상대적으로 큰 switch stress 때문에, class E amp는 저전
력 기술 (lower-breakdown 전압) 경향에 맞게 변화하지
않음
– 이런 이유로 class E amp는 CMOS form에 큰 응용을 발
견하지 못함
– 그러나, discrete 구현은 breakdown 전압 제한이 심각하
지 않으므로, 훌륭한 성능을 가진 무한한 discrete class E
amp가 있음
31
15.6 Class F Amplifiers
• Class E amp의 설계에 있어서는 switch 전압과 전
류 파형을 만들기 위한 reactive termination을 이용
– 아마도 class F amp의 설계에서 가장 우아한 표현
– 출력 tank는 반송파에서 공진, 높은 Q, 다른 주파수에서
는 short
32
• 전송로의 길이는 반송파에서 λ/4
– λ/4 파장은 임피던스를 반대로
– 전송로의 입력 임피던스는 termination 임피던스의 반대
Z 02
Z in 
ZL
– λ/2 파장은 입력임피던스 = 부하임피던스
• 반송파에서, drain에서 본 저항은 RL = Z0
• 2차 고조파에서는 drain은 short
– 모든 짝수 고조파에서 drain은 short
– 모든 홀수 고조파에서 drain은 open
33
• Transistor가 switch로 작동하려면, drain 전압의 홀
수고조파 모두 부하가 안보이게하고 따라서 drain
에서는 50% duty의 구형파가 생김
• 선로를 통하여 흐르는 전류는 기본주파수에서만
– Transistor가 on 되면 Drain 전류는 sine 파
– Transistor가 50% 주기에서만 on이 되어도 출력전압은
sine 파 (Class B amp처럼)
• 기본주파수 이상에서는 모두 부하가 안보이게 구
형파를 만듦으로써, switch 전류는 turn-on 및 off
시에 모두 0.
– 고효율이 가능한 파형
34
– 전체 peak-to-peak drain은 supply 전압의 2배
– 기본파의 peak-to-peak 전압 (vDS): (4/π)2VDD
– 기본성분은 전체 vDS swing보다 큰 peak-to-peak 값
– 출력에 전달된 전력: P  (4 /  )VDD 
o
2
2R
35
• Switch가 전력을 소모하지 않으므로, class F amp
는 이론적으로 효율 100%
– 실제로 class E amp보다 우수한 효율 가능
– Class F PA는 나은 normalized power-handling capability
iD , pk
2VDD 4 8 VDD

  
R   R
(4 /  )VDD 
2
Po

vDS ,on  iD , pk
1
2R

 0.16
 8 VDD  2
2VDD  


R


– Class D amp의 절반: class F amp는 single-ended class D
36
• Class C, D, E 및 F amp는 constant-envelope amp
–
–
–
–
입력에 비례한 출력을 공급하지 않음
Constant-amplitude 출력일때 가장 잘 동작 (FM에 적합)
그럼에도 불구하고, 선형동작을 원하는 응용에도 가능
현재, class AB amp는 constant-envelope PA에 비하여 효
율이 감소하는 데 자주 사용
– Constant-envelope 효율에서 선형동작을 제공하는 방법
은 아직 어려움
37
15.6.1 Inverse Class F (F-1)
• Class F의 dual은 4촌
– Class F amp의 termination이 홀수 고조파에서 open 회로
이지만, inverse class F는 짝수 고조파에서 open, 홀수 고
조파에서 short 회로
38
• 전송선로가 집중소자를 대신해도 됨
– 기본주파수에서 λ/2인 선로가 병렬연결된 직렬공진기
를 대신하고 drain과 출력 series LC tank를 대신함
• 무한개의 series 공진기로, drain 전압 파형은 half
sinusoid이고 전류파형은 구형파
39
15.6.2 Alternative Class F Topology
• 그림15.11에서 전송선로가 너무 김
– 홀수 고조파에서 무한대 임피던스의 장점은 transistor
의 자체 Capacitance에 의하여 손상됨
– 집중소자로 전송선로 버전을 대신함
• 집중소자를 사용하여 전송선로를 수많은 병렬 공
진 필터를 직렬로 연결하여 대체
– 자주 3ω0에 해당하는 tank만으로도 충분
– 2 tank 이상을 사용하여 효율의 중대한 개선은 힘듦
– 1 tank: 78%, 2 tank: 92%, 3 tank: 94%
40
41
15.7 Modulation of Power Amplifiers
15.7.1 Class A, AB, B, C, E, F
• 무선시스템이 진화할수록 선형성 요구 계속 증가.
• 조야한 선형화 방법: power backoff.
• 전형적인 backoff 값은 한때 1-dB compression point
보다 6 – 8 dB 이하.
• 어떤 시스템의 엄격한 선형성 요구조건을 만족하
이 위해서는 오늘날 backoff > 10 – 20 dB.
• Class A증폭기에서는 backoff가 효율 5-10%까지
악화
• class C amp에서는 i fund  irf (2  sin 2)
2
42
• Class C amp는 선형변조능력을 제공하지는 않음.
 AM에는 부적합.
• 비선형 amp (Class C, D, E, or F)로 부터 선형 AM
을 얻기 위하여 입력 port로써 power supply
terminal (Drain 단자)고려
– 전원전압을 바꾸면 출력 전력도 바뀜.
– 제어가 gate에서보다 더 선형적.
– 진공관 시대 Raymond Heising (AT&T 1919년경):
Heising 변조기
– Vx = VDD + 변조전압 across the choke.  M1 (Class C) 을
위한 효과적인 전원전압
– 2 transistors가 DC 전원 공유, Vx 가 단지 ground로 근접
 M1의 출력은 절대로 0으로 가지 않음.
43
변조 깊이 ≈ 60 – 80 %
효율을 악화시키지 않고
변조 깊이를 개선하는
drain 변조를 위한 대안
44
• 변조기는 자체로 PA.
• 이러한 높은 수준의 변조기는 효율과 선형성 사이의
Tradeoff로 고생.
• 조심하지 않으면, 변조기의 전력소모가 주 RF PA의 전력
소모를 초과 할 수 있음.
• 효율을 개선하기 위하여 M2 대신 push-pull Class B 사용가
능
• 더 고효율을 위하여서는 switch-mode amplifier (Class D)로
Vx를 생성.
• switching 잡음을 여파하기 위하여 Δ-Σ 변조 사용
• drain 변조가 비선형 amp의 선형변조를 가능하게 하지만
불충분한 spectral purity
45
15.7.2 Linearization Techniques
Envelope Feedback
• Backoff 는 선형성을 위해서 효율 희생
– Drain 변조는 gate 변조에 비하여 우수하지만, open-loop
성능에 의존하고 왜곡을 직접 제어 못함
• 저항성 feedback  전력소모, 열 문제
– Reactive feedback  spurious resonance
– Loop transmission 크기 충분한가의 문제 있음
– 비선형성은 loop transmission의 크기 만큼 억제가능:
closed-loop gain의 감소초래
 1/10 * closed loop gain = 10 * IMD개선
– 선형성을 키우기 위해 충분한 이득 필요
– RF 대역에서는 open-loop basis로 이득을 키우기 어려움
46
– 그러므로, closed-loop gain을 줄이지 않고 선형성을 개
선하는 것이 어려움
• Gain stage를 여러 개 연결하면 안정도의 문제 초
래  큰 대역폭을 필요로 하는 회로에선 문제 심
각: 기생 pole 때문에
• 선형화는 변조 대역폭에서만 효과적이면 되고, 이
변조 대역폭은 반송파가 중심에 있을 필요는 없음
– 출력의 envelope을 궤환시키는 회로를 고려
– Baseband 주파수에서 loop를 closing하는 게 이익: 관심
대역폭에서 초과 loop gain을 얻는 게 쉬우므로
– 1 MHz의 대역폭으로 40 dB 이상의 왜곡을 줄이려면: 1
MHz에서 초과 이득이 40 dB 이상이어야
47
– Feedback loop를 잘 만들어서 single pole이면 crossover
주파수가 100MHz이고 안정된 closed-loop 대역폭은
100 MHz 일것이다.
– 그러나 더 큰 대역폭에서 더 큰 선형성 증가를 원하면
어려움은 빨리 증가
• 단지 진폭 선형성을 적당하게 키우려 해도, 위상
성능에 대한 제약이 설계를 어렵게 함
– Single-pole 시스템의 위상 지연은 -3dB 주파수에서 45º
– 만약 통과대역에서 위상천이에 대한 단단한 사양이 있
으면 대역폭 증가밖에 없음
– 허용 위상에러가 5.7º이면 대역폭은 baseband 대역폭보
다 10배 커야 함
– 0.57º이면 100배로
48
• 지금까지의 전제는 에러원천이 forward 경로만 고
려, feedback은 완전하다고 가정했음
– Negative feedback 시스템은 forward 경로의 불완전성에
만 둔감하므로 위 그림에서는 넓은 dynamic range의 복
조기가 필요
– 전체 시스템 성능은 feedback의 품질이 제한, 복조기에
서의 비선형성과 위상천이는 loop의 효과를 제한
49
Feedforward
• Feedforward가 충분한 선형성 개선을 이루는 대역폭은 각
amp의 group delay가 정확하게 추적이 되는 대역폭에 관련
– 이 추적은 시간상 그리고 온도 및 전원변화에도 정확해야
– GSM 기지국 PA에서는 delay 소자가 저손실 동축 cable로 구현
– Matching에 의존하는 기술로, 30 dB 이상의 개선을 기대
50
– 어떤 경우에는 자동화된 trimming 기술로 가능하고 PA
로 들어가는 pilot 신호에 의존
– 이를 자동으로 calibration해서 feedforward를 더욱 우수
한 선형성을 제공하게 함
• 상대적으로 높은 대역폭에도 불구하고 두개의 동
일한 PA로 인한 효율 저하가 단점
– 일반적으로는 feedforward RF PA는 잘 사용안함
51
Pre- and Postdistortion
• Predistortion이 훨씬 더 많이 사용되고, baseband 또
는 RF에 적용
– Baseband PD가 훨씬 많음: 낮은 주파수 및 analog/digital
기술을 다 사용 가능
– 다른 장점은 RF로의 상향변환시 생기는 비선형성도 보
정 가능
52
• PA의 비선형성은 이득 축소와 관련있으므로, PD
의 성능은 입력이 커지면서 충분한 이득을 제공하
여 정확하게 축소를 어떻게 방지하느냐에 좌우됨
– 그러나 PD는 출력포화전력을 키우지 못함: 1dB
compression point를 개선못함
– Predistortion은 IM3를 12 dB이상 줄이지 못함
• 입력과 직렬로 연결된 위상천이기가 위상에러
(AM-PM 변환시 오차포함) 보정을 할수도 있음
– 대부분의 PA는 작은진폭의 입력에 대하여 큰 위상 지
연을 보이고 있으므로, 이러한 위상천이기가 위상천이
를 보정할 수 있음
– Analog 제어회로가 복잡하므로 Digital 제어가 대세
53
– Digital 제어기를 만들기 어려우면 이득 및 위상 교정기
를 사용하는게 좋음: polar feedback
• 12 dB 개선을 위해서는 – PD를 analog로 하던
digital로 하던- 정확한 역함수를 제공해야 하고, 이
러한 역함수는 PVT의 변동에도 불구하고 계속 정
확해야 함
• Fixed PD는 이런 drift를 수용하기에 부정확하므로
, 적응 PD가 대안임
–
–
–
–
실시간으로 전압 및 온도 측정: 주기적으로 업데이트
시스템 및 입력변수 측정을 위한 센서의 모델이 필요
슬프게도, 시스템 모델링은 어려운일
더욱 어려운것은 비선형성은 에너지 저장으로 인한
hysteretic (memory를 가짐)
54
– 이 경우 출력의 현재 값은 입력 및 입력의 과거 값의 함
수
– PD가 아주 큰 선형성 개선을 위하여 얼마나 힘든 일인
지 보여줌
– 다른 선형화 기법과 결합 필요
55
Envelope Elimination and Restoration
• EER은 본질적으로 선형화기술이 아님, drain 변
조를 통하여 비선형 (constant-envelope) amp로 부
터 선형 증폭을 가능하게 하는 시스템
– 2 경로로 나눔
– Limiting amplifier (비교기): constant-envelope RF 신호
제공 constant envelope (class-C) 증폭기가 연이어서
높은 효율로 증폭
– Envelope detector: 복조기 drain 변조를 사용하여
constant envelope 증폭기로 재 적용
– EER은 선형화방법이 아니므로 (오히려 효율 증대 기
술), acceptable spectral purity의 달성은 진짜 선형화기술
의 보조가 필요
56
Drain 복조가 시간적으로 잘 align되게끔 일반적으로 RF 경
로에 보상 경로를 넣는게 필요
57
• RF에서 이상적인 소자를 만드는게 어려움
– Kahn의 EER에서는 limiter의 역할이 단순히 PA로 정확
게 구동만 하면됨
– Envelope이 작을때 불필요하게 큰 PA drive를 피하기 위
해 PA 입력이 RF 입력의 envelope을 따라가면 됨
– 실제 limiter의 설계는 상당히 쉬움  진폭 비선형을 걱
정할 필요없음
– PA의 특성에 따라서 PA stage가 항상 고효율 및 저잡음
을 가지도록, 입력진폭이 작을때 limiter는 상대적으로
높은 이득을 제공해야 할지도 모른다
– Drain 변조가 PA 구동과 적절히 시간에 맞추기 위해 보
상지연 (주로 RF 경로에)을 넣는게 필요
– 시간을 맞추지 못하면 낮은 입력에도 EER 기능에 영향
58
– 출력전력의 dynamic range의 감소
Envelope Tracking
59
Chireix Outphasing (RCA Ampliphase) and LINC
• 비선형 PA의 출력을 더해서 선형 변조를 획득하
는 방법
– LINC: LInear amplification with Nonlinear Components
– LINC의 탄생: 1935년쯤 Henri Chireix가 outphasing 변
조 개발
– 2개의 위상이 다른 일정 진폭 신호를 벡터합하여 진폭
변조
– 정진폭 특성은 고효율 constant envelope RF 증폭기의 사
용을 허용하고 반면 벡터 합은 Drain 변조 불필요하게
• Outphasing 변조는 이후 20년간 즐겨 사용되다가
RCA가 1956년에 그 유명한 방송용 AM 송신기에
사용한 이후 폭발적 수요
 Ampliphase
60
0  135
최대 위상 차이가 45o 및 -45o 로 해서 2 신호를 생성  2입
력에서 결합기 까지 전체 위상차이가 90o 와180o 사이가 되
도록
 90o일때 최대 출력, 180o일때 최소 출력: 100% 변조 깊이.
61
62
• 설계의 대부분은
– 선형 위상 변조 신호 만들기
– 저손실 결합기에 있음
– Ampliphase 시스템에서는, 위상 변조기는 tank의 Q를 변
경하여 얻는 위상변화를 이용, 중심주파수는 반송파로
부터 멀어짐: 그림 15.23
• M1의 출력저항은 가변저항처럼 동작
– 변조전압이 올라가면 M1’의 출력 저항 내려가고 결국
tank의 Q 증가
– M2는 RF 전압을 전류로 바꿈
• /_(출력전압/M1’의 drain에서 RF 전류) = /_(tank 임
피던스)  tank의 Q의 함수  변조 함수
63
결합기는 CLC π-network
≈ λ/4 선로
64
• 복잡한 DSP를 통하여 LINC의 단점을 해결
65
Polar Feedback
• Polar feedback은 자주 EER (진폭성분)과 결합 하
며, 위상 detector와 위상천이기가 필요.
• 2 개의 제어 loop
– 진폭 제어loop는 출력과 입력의 포락선 차이로 drain 변
조기 구동 (EER처럼)
– 이득함수 Hr(s) 진폭 Feedback loop에서 제어 기능 담당
– Hr(s)가 적분기가 있다면 steady-state error는 0으로 구동
– Loop transmission 이득은 Hr(s)를 통하여 baseband에서
얻을 수 있으므로 크게 비선형성 제거 가능
• 위상제어 loop는 입력과 출력의 진폭 limited
version의 위상차이를 검사
– 대부분의 위상검출기가 진폭 및 위상에 다 민감하므로
66
limiter는 실제 필요
67
– 위상 오차 신호는 PA입력에 직렬로 연결된 위상천이기
를 구동 및 조정  gain block에 의한 dynamics로 (Hθ(s))
• 진폭과 위상 보정이 시간적으로 맞게 이루어져야
– Switch mode 변조기 사용  1MHz 대역폭이 한계
– 위상 보정 loop는 높은 대역폭 (smaller delay)  fixed
delay 추가 필요
• 위상천이 loop는 제약이 적어서 대역폭이 큼 
smaller delay
– 두개의 제어 loop가 잘 맞도록 고정 보상 지연을 추가하
는게 필요
• 두개의 다른 경로의 지연을 맞추는 게 필요  고
성능을 얻기가 어려움
68
– AM-to-PM 변환이 두 경로의 안정도를 악화시킴
– 이 안정도 문제는 AM-to-PM 변환의 진폭의존으로 완
화될 수 있음
– Polar feedback은 hot topic
– 지금까지, matching 달성 및 전체 대역폭에서의 안정도,
입력의 dynamic range의 어려움이 아주 커서 큰 규모 및
이동통신의 대역폭에서 상용화가 어려웠음
• 중요한 idea는 RF 신호를 두개의 직교성분으로 나
누고 각 feedback으로 closed loop만들기
69
Cartesian Feedback
• 신호의 Polar 및 직각좌표계 표현은 동일, 그래서
신호를 I와 Q로 분리
– 2개의 동일한 경로로 구성
70
• 출력은 직교 하향변환 수행
– Baseband symbol I와 Q는 복조 counterpart와 비교
– Baseband 오차 신호는 각각 계산, 증폭, 상향변환되고
PA 입력에서 합쳐짐.
– 대부분의 loop gain은 H(s)로 부터 RF 보다 baseband에
서 획득  loop 설계를 쉽게 함
• Feedback 경로가 같다는 것은 polar feedback을 괴
롭히는 매칭 문제에서 자유로움
– 그러나 더 어려운 문제들이 있음
• 가장큰 문제: 2 경로 사이의 엄밀한 직교성 부족
– 2 경로가 직교하면, 독립적으로 쉽게 설계 가능
– 2 경로가 coupled되면, 복잡한 방향으로 (Murphydegraded) dynamics 변화
71
• 시스템 수준의 평가를 위하여 위상 상향변환 및
하향변환 LO의 위상조절 오차를 고려
– Loop을 끊고 test 신호를 인가 후 돌아오는 신호를 관찰
[ Lone ( s)sin  ]2
Leff ( s,  )  Lone ( s) cos  
1  Lone cos 
여기서 Leff: effective loop transmission, Lone: the
transmission around each individual loop.
• 위 식은 Cartesian feedback loop가 왜 이상한 행태
를 보이는 지 설명
– 위상조절오차에 비례하여 전체 loop transmission은
single loop 오차 부터 single loop의 2개 연결 오차까지
가능
– H(s)는 적분기를 포함하도록 설계
72
– 위상오차가 0이면 문제가 없지만, 위상오차가 커질 수
록 H(s)가 2개의 적분 pole을 제공  기껏해야 0 위상
margin
– 다른 source로 부터 음의 위상천이가 생기면 phase
margin을 음의 값으로 만듦
• 해법: 자동 위상 조절 및 H(s)를 잘 설계하여 loop
dynamic이 크게 변해도 잘 견디게 해야 함.
– Slow rolloff 보상이 후자를 위한 방법
– 이러한 보정들이 Cartesian feedback을 광대역에서도 선
형성을 개선하는데 많이 이용하는 이유
73
15.7.3 Efficiency-Boosting Techniques
Adaptive Bias
• RF 입력 전력이 감소하면 DC bias가 공급될때 증
폭기의 효율은 감소: Class-A는 더 심함
– 최대 출력 전력보다 낮게 상당한 시간동안 동작하는
(cell phone에서) RF PA가 많음: 평균 효율 감소 심각
– 낮은 전력에서 효율을 개선시키기 위하여 adaptive bias
기술 사용.
– Bias 전류와 공급전압을 역동적으로 바꾸면 효율 감소
를 막을 수 있다.
– 높은 변조값에서는 PA가 높은 전압으로 동작
– 낮은 변조값에서는 전류 및 전압이 낮아짐
– 효율이 신호크기에 덜 민감하게
74
• 조절가능한 drain 전원은 EER에서의 drain 변조와
같음
– 다른 어려움은 많은 변수들을 동시에 변경하는 것은 선
형성 개선에 도움이 안됨
– 그럼에도 불구하고 adaptive bias는 효율과 선형성의 끝
없는 tradeoff에 자유도를 하나 더 선사
75
The Doherty and Terman-Woodyard Composite
Amplifiers
76
• PA1: main PA, PA2: 보조 PA
– PA2는 낮은 입력에서는 cutoff
– 이때 PA2의 출력이 개방이면, PA1의 출력으로 본 임피
던스는 2Z0
• 미리 정한 Threshold에서 보조 PA는 켜지고 출력
을 내보냄
– 두 경로의 λ/4 선로는 동일함
– PA2가 active일 때, Vx가 커진다는 사실: main PA의
delay line에서 본 임피던스 증가  PA2가 PA1을 보강
– λ/4 선로를 통하여 다시 PA2 출력으로부터 반사되어 돌
아오면 PA2 출력에서 본 임피던스 감소: PA2가 전력을
더 보냄
– PA1, PA2가 최대 전력을 보낼 때, 각 PA는 Z0로 보여서77
동일하게 출력으로 나옴
• Envelopes of the Voltage and Current
78
• Overall Efficiency of a Doherty Amplifier
79
Pmax
Combination
Pout (Linear scale)
Main amplifier
Pmax/2
Pmax/4
Aux amplifier
Pin (Linear scale)
80
Z1
Z1T
Z2
90˚ λ/4 ZTL
I1
I1T
I2
Main
amplifier
Aux
amplifier
V1
V1T
ZOPT/2
V2
81
V1T 
Z opt
( I1T  I 2 )
2
Z opt 
V1T Z opt
I2 
Z1T 

( I1T  I 2 ) 
1 

I1T 2 I1T
2 
I1T 
Z opt  I1T

V1T Z opt
Z2 

( I1T  I 2 ) 
 1

I2 2I2
2  I2

ZTL = Zopt로 놓으면
Z TL 2
Z1 
Z1T
Z1 

2
Z opt
Z1T

2
Z opt
2 I1T
Z opt ( I1T  I 2 )
2 Z opt I1T
I1T  I 2

2 Z opt I1
I1  I 2
,
(0  I 2  I1 )
82
• 몇번 반사 후에, 이 합성 PA는 push-pull class-B와
비슷
– 사실 최대 효율은 동일: 78%
– 평균 효율은 이론적으로 이 값의 절반보다 작음
– 보조 PA가 동작하는 threshold를 어떻게 선택하느냐가
관건: envelope PDF를 조사
– 16 QAM은 이론적으로 17 dB PAR을 보임
– 16 dBm (40 mW)의 16 QAM 신호는 최대 33 dBm (2W)
을 보일 수 있음
– 전통적인 2W PA (40 mW 평균전력으로 동작하는)는 가
공할 효율
– Doherty PA는 이러한 응용에 잘 맞음: 고효율 저전력을
담당하는 main PA가 대부분의 시간 동안 동작하고, 고
전력 peak를 담당하는 보조 PA를 둠
83
– 저전력 중심인 PDF는 threshold를 내려야 하고, 고전력
중심인 PDF에서는 threshold를 높여야 함
– 임의의 전력분배비의 구현은 다양하게 가능하며, 이는
coupling impedance 및 다른 전원전압으로 가능
• 효율의 추가 개선은 두개의 전력영역으로 나누면
가능
– 전력결합에 영향을 주는 부하구조가 복잡해지지만 효
율의 증가가 중요
– 효율의 2배는 어렵지 않음
• Crossover 왜곡과 같은 문제가 발생
– 효율은 왜곡의 대가로 개선되기 때문
– 진폭과 위상 영역에서 비선형성을 억제하는 데 노력
84
– Outphasing system처럼, 한 PA 출력의 임피던스는 다른
PA 출력의 임피던스의 함수
– 예측하지 못한 상호작용으로 인한 오동작이 많음
• Doherty PA의 확장으로 Terman 과 Woodyard의 변
조기-증폭기 조합
– 2 PA 사용 및 결합기의 사용
– 차이점: 변조능력  두 PA의 gate로 동시에 변조를 인
가
– 변조는 소자의 비선형성의 결과이므로 변조성능 불완
전함
– Envelope 신호주변을 feedback하여 효율의 작은 저하로
도 큰 선형성 개선 가능
85
15.7.4. Pulse Width Modulation
• 선형 변조를 얻는 또 하나의 기술
– Class S amp라 알려져 있음
• 진폭의 변동을 통한 변조는 하지 않음
– 오히려, 일정진폭 구동 펄스의 duty cycle을 조절하여 구
현
– 펄스는 여파되어 출력전력이 입력의 duty cycle에 비례
하므로 고효율로 선형동작하는 목표 달성
• PWM이 저주파에서 잘 동작하지만 GHz 반송파에
서는 소용없음
– 1 GHz carrier에서 10:1 이상의 변조 문제
– 500ps의 half-period 동안, 최대값의 10% 변조는 50 ps
pulse 필요
86
– 이와 같은 좁은 펄스를 만들수 있다 해도, switch가 완전
히 turn on 할것 같지는 않고, 큰 전력소모를 동반
– 아주 큰 출력 Dynamic range에서 동작하는 PWM 증폭
기는 고주파에서는 없음
– Switch는 non-PWM 증폭기 보다 n 배 빨라야 함: 여기서
n은 희망 dynamic range
– 반송파가 10 MHz를 넘기만 하면 펄스폭 변조를 사용하
는 것이 어렵다
87
15.7.5 Other Techniques
Gain or Power Boost by Cascading
• Cascading은 이득과 전력을 증가시키는 방법
– 그러나 위험이 도사린 파악하기 어려운 점 있음
• 증폭기를 cascading 함에 따라 전력은 계속 올라감
– 앞 단에서 전력소모가 적다면, 선형성에 초점을 두는
게 맞음: 효율개선은 뒷단에서 하는 걸로
– 실제로 가장 앞단은 class A로 하고, 뒷단은 class B 나 C
로함
• Drain 변조를 사용하면 각 단을 cascade로 하는 경
우의 변화에 맞는 전력으로 구동
– 이러한 scaling 없이는 한 개 이상의 단을 overdrive할 수
있음: peak로 부터 늦은 회복, 과잉 AM-PM변환, 낮은
88
효율 초래
• Cascading은 항상 안정성의 문제 야기: 특히 stage
들이 미세조정될때
– Class A에서 가장 큰 위험: 저전력 amp에 맞는 기술을
조합해서 해결가능
– 회로 어딘가에 저항을 추가하여 이득 및 Q를 악화시키
는 방법
– Gate에 저항을 직렬로 또는 gate-source 사이에 저항을
실장하면 효과적
89
Gain boost by injection locking
• Chapter 16에서 다룸
– 발진기 회로에서 적당하게 신호를 주입하면 발진기의
위상을 lock할 수 있다-단 어떤 조건들이 만족할 때
– 사실, 바라지 않는 injection locking (기판을 통하여 커플
된 신호에 의하여)의 RFIC에서 실제 문제
– 다른 기생 현상처럼 바라지 않는 현상이 다른 곳에서는
장점이 될 수 있음
• Cascading이 이득 증가의 확실한 방법이지만,
CMOS 소자의 낮은 이득은 BJT보다 더 많은 단을
필요로 함
– 복잡도도 증가하고 전력소모도 증가
90
– 이 한계를 극복하기 위하여 발진기를 만들고 위상을 변
경시키는 게 가끔 이익
– 발진기는 RF입력 없이도 RF 출력을 만듦 ∞ 이득
– 신호를 만드는 것보다 영향을 주는게 더 쉽다
– Locking에 영향을 주는 필요 전력이 작기때문에 이득은
명백하게 아주 큼
• 입력이 주로 위상에 영향을 주므로 증폭으로서의
Injection locking은 constant-envelope 변조에 제한
– 이론적으로 진폭변조는 잘 될수 있지만, AM-PM 변환
은 심각해서 이 조합은 얕은 변조깊이에서만 유효
• 대안은 진폭변조를 하기 위하여 injection locking
과 outphasing을 결합: 고효율 및 높은 이득
91
Power boost by Combing
• CMOS IC의 문제는 특히 낮은 전원전압
– 0.13 μm 공정에서는 전원전압이 거의 최소 선 폭과 비
례하여 변화
 V 
VDD   10
Ldrawn

 m 
– 공정 roadmap에 의하면
Ldrawn
VDD  1.2
0.13 m
• 현재 CMOS 기술로는 전원전압이 1V에 접근, 가
까운 미래에 더 떨어짐
92
– Breakdown 특성을 VDD의 2배까지 주기적으로 허용해
도, 2Vpp의 1W 전력은 부하저항 0.5 Ω 을 요구
– 이 저항은 안테나 임피던스 보다 터무니 없이 낮음: 임
피던스 변환이 필요
– 불행히, 0.5 Ω로의 적은 변환손실은 아주 어려움: 효율
안 좋음
• 하나의 대안은 높은 breakdown 전압을 가진 예전
공정 사용
– 가용 전력이득의 감소를 참으면 가능
– 아마 2-3GHz PA가 0.35 μm CMOS공정으로 설계, 5
GHz PA (WLAN용)는 0.25 μm CMOS로 설계: 이 PA의
포화 출력전력은 수 Watt 이하
93
• Discrete 구현에서는 임피던스 변환 없이 할 수 있
는 것보다 높은 출력을 얻는 전력결합기 가능
– Wilkinson 전력결합기: 정합부하로는 무손실 전력 결합
– 높은 출력 전력을 얻는 낮은 전력증폭기 가능하게
94
• 출력을 2:1이상으로 하고자 하면, 다단계 결합을
사용한 corporate 결합기로
– Discrete로는 되지만 집적화는 어려움
– λ/4 선로가 매우 김: 저주파에서
– On-chip 선로의 손실: 1-dB 감쇄는 21% 전력손실  이
95
렇게 낮은 손실 유지가 어려움
– 게다가 이 결합기는 종단이 불안하면 손실
– 부정합으로 인한 반사는 저항이 흡수하고 효율 저하
• 이 결합의 제약으로 인하여 CMOS 구현은 아직 없
음
• 대안은 전압제한을 극복
– 소자 breakdown은 각 소자의 종단에 나타나는 전압을
제약하므로 각 소자의 결합에 의한 높은 전압을 만드는
것이 가능해야
– 즉, 병렬로 입력에 공급, 직렬로 출력에서 뽑음: 전압
boost는 터무니없는 임피던스 변환비의 필요성 감소
– 예) 차동 PA
– 차동 출력 전압 swing은 단일모드보다 2배라서, 출력
96
– 전력은 4배로 됨: 추가 임피던스 변환도 완화시킴
• 아주 우아한 구조는 distributed active transformer
(DAT)
– 이름이 잘못됨: 증폭기는 distributed system이 아님 
그어떤 분산변수도 필요 없음
– 오히려 전체 전력 부담을 많은 소자로 나눔: “divide and
conquer”
• 전력목표를 위해서 전압스윙을 두배로 원하면
– 두 차동증폭기를 합해서 스윙을 4배로 (전력은 16배)
– Transformer의 1차측을 차동으로 2차측을 직렬로 연결
– 그림에서는 전압스윙을 8배로, 전력은 64배
97
Distributed Active Transformer (DAT)
98
• Center-tapped drain 부하는 on-chip transformer의 1
차측
– 2차측은 1-turn square inductor, 각 arm은 해당 centertapped 1차측에 coupled
– 4개의 arm이 직렬로 연결되어 있으므로, RL에 전압이
증가함
– 2차측 전류는 1차측 전류보다 N배 적음: 2차측에 얇은
선로 사용 가능
• N 차동쌍을 N개의 출력 Transformer로 일반화
– 최대 전압 증가: 2N, 전력은 4N2
– 실제 회로의 손실은 성능저하, 그럼에도 실제 대안
– 2.2 W 포화전력, 35% drain 효율 (31% PAE) at 2.4 GHz
in 0.35 μm CMOS
99
15.7.6 Performance Metrics
• ACPR: Adjacent channel power ratio
– 복잡한 디지털 변조를 사용하는 송신기에서 간섭을 정
확하게 예측하는 2-tone test의 어려움 때문에 고안
– 정량적으로 ACPR을 IP3에 대비시키는 게 모든 경우에
다 가능하지는 않지만, IP3가 backoff로 개선되는 것처
럼 ACPR도 backoff와 함께 개선됨.
– 1 dB의 전력 backoff로, 2 dB의 ACPR 개선
– IM3가 지배하면, 대체로 이러함
• ACPR을 측정하는 표준은 없음
– IS-95 CDMA 단말의 ACPR < -42dBc at 885 kHz offset
– 어떤 기법은 적분 전력밀도의 비, 어떤 기법은 밀도자
체의 비
100
– 더 큰 차이는 적분 대역폭의 선택
– 예를 들어, 30 kHz 대역폭에서 885 kHz offset에서 전력
밀도를 적분, 그리고 1.23 MHz 중심 lobe 대역폭에서 전
력 밀도를 적분한 값으로 나눔
• 다른 측정법에서는 전력밀도는 측정 주파수 중심
으로 30 kHz 대역폭으로 적분: 보정 요소 만큼 차
이남
1.23MHz
ACPR  10log
 16.13dB
30kHz
– 그러므로, 두번째 방법은 16.13 dB를 빼야 첫번째 방법
과 비교됨
– IS-95 신호는 대역내에서 2 dB 또는 그 이상의 ripple
101
• 측정시의 또하나의 어려운 점은 ACPR에 사용된
신호의 속성
– CDMA는 변조가 잡음같음
– ACPR test를 의하여 신호로써 band-limited noise를 사용
하려는 유혹
– 잡음과 잡음같음은 엄연히 다름: 마치 food와 foodlike처
럼
– ACPR은 왜곡에 대한 측정이며 평균전력과 PAR 처럼
포락선에 민감하다.
– 변조를 만드는 데 사용하는 code set의 함수
– 동일한 평균전력이면서 다른 noiselike 파형은 다른
ACPR를 생성
– 자극을 가하여 15 dB 범위에서 변하는 값을 보는게 보
102
통
• 왜곡의 효과를 특징짓는 새로운 방법인 spectral
regrowth는 왜곡으로부터 나타나는 스펙트럼의 확
장에 대한 것
– 왜곡은 전력수준에 따라 증가하고 신호가 송신기의 여
러 단을 지날 때에 증가하므로 chain에서 다양한 요소에
대한 왜곡 budget을 할당하는 spectral regrowth를 허용하
는 것이 중요
– -42 dBc 사양을 만족하기 위하여 3 dB 정도는 높게하여
최악의 시나리오를 대비한 채 PA 설계하는 게 바람직
103
104
• ACPR은 그 자체로 상당히 큰 협대역 emission을
미리 배제하지는 못한다.
–
–
–
–
“ACPR”은 good neighbor를 의미
대신 spectral mask를 정의
Emission에 대한 제한의 연속을 정의
세가지 예
• UWB mask는 특히 복잡함
–
–
–
–
0.96 GHz와 1.61 GHz 사이의 notch는 GPS 때문
3.1 GHz에서 10.6 GHz 까지는 덜 제한적
Mask 사양은 전력 spectral 밀도에 관점에서
UWB에서 carrier가 없는 게 dBc 및 dBc/Hz를 못쓰게 함
105
106
• 송신기는 수신기가 복조를 성공적으로 하도록 변
조를 만들어야 함
– EVM (Error vector magnitude)이 특히 디지털 변조기의
손상을 정량화하는데 적절함
– Error vector 개념은 자연스럽게 QAM 같은 vector 변조
를 하는 시스템에 적합
– EVM은 단순히 error vector의 크기
– 모든 심볼이나 chip은 자체 error vector를 가짐
– 802.11b WLAN at 11 Mb/s는 EVM이 1000 chip에서의
rms 값으로 정의 < 35%
– 802.11a at 54 Mb/s에서는 허용 EVM이 5.6%
107
• EVM 측정하면 그림 15.35처럼 보임
– 이상적인 경우 constellation이 완전한 8×8 square array
of dots로 될것이며 오점은 점들이 될것이다
– 정규화된 rms 오점이 EVM
108
15.9 RF PA Design Examples
• Design a linear amplifier at 1-GHz
– 1 W into 50 Ω
– 3.3 V DC
15.9.1 Class A Amplifier Design Example
• 임피던스 변환없이
Pmax
2
VDD
(3.3)2


 0.1W
2 R 2  50
– 공급전압이 불충분, 임피던스 변환 필요
– 변환 저항의 최대값
Rmax
2
VDD
(3.3)2


 5.4
2 Pmax
2 1
109
• 4Ω 부하로, IRF < VDD/R = 825 mA, DC drain 전류
또한 이 값으로 set  peak drain 전류는 1.65 A
– 이 경우 transistor는 아주 작은 전압강하로 설계 “on”
저항은 200 mΩ이하로
– 0.5 μm CMOS 공정에서는 device 폭이 mm단위
• Drain 효율
Po
1


 37%
PDC 0.825 A  3.3V
– 증폭기가 1W를 부하에 공급하면 transistor는 1.7 W소모
– Packaging과 heat sinking으로 die 온도를 낮게
• Class A 증폭기는 출력 swing이 감소하면 효율이
감소함: 증폭기가 0의 RF 출력 전력을 공급할때에
도 DC 전류 소모가 있으므로
110
– 전력 < 1-W가 전달되면, transistor의 소모는 1.7 W 보다
훨씬 클 것임
– 최악의 경우, no RF 입력에도, transistor는 DC bias와 관
련한 전력소모 – 2.7 W 소모
– 입력이 없어도 packaging은 이 전력을 담당하도록 제작
– Class A 증폭기로는 최악의 열 문제는 zero 입력과 관계
• 출력전력의 함수로써 bias를 능동적으로 변경하여
큰 개선을 이룰 수 있음
– Transistor 소모는 크게 줄어듦  낮은 전력에도 좋은
효율 달성
– 이러한 적응 Class A 증폭기는 Class B 증폭기와 효율이
비슷함
111
– 고주파에서 매력적 : class A가 class B보다 이득이 커서
• 설계를 완성하기 위하여, 출력 filter와 matching
network을 설계해야
– parallel LC의 출력 filter, Q of 10, (Q = R/XL = 50/5 = 10)
– 중심 주파수 1GHz에서 100 MHz의 대역폭: L과 C의
reactance가 5 Ω이 되어야
5
XL  5  L 
 0.80nH
2 1GHz
1
XC  5  C 
 31.8 pF
5  2 1GHz
– 공진시, parallel tank의 reactive 소자는 부하로 흐르는 전
류보다 Q 배 많은 RF전류를 흘림
112
– 그러므로 L과 C는 위 경우에 2A를 견디어야 함
• 다음, 인덕터 (BFL)의 크기를 결정해야 함
– Reactance는 매우 큼
– 임의로 10배를 선택하면
XBFL ≥ 10∙4Ω  BFL ≥ 6.4 nH
– 이정도는 기생 bondwire및 lead-frame inductance로 만들
수 있음
• DC blocking capacitor와 impedance 변환 network 만
들어야
– High-pass L-match를 사용하면 하나의 회로로도 가능
– 변환비가 Q를 3.4로 결정
113
– L-match 값은
R
50
L1  L 
 2.3nH
9
0Q 2 10  3.4
1
50
C1 

 11.7 pF
9
0QRS 2 10  3.4  4
• L-match의 인덕터는 tank inductor와 결합가능
114
• 추가 고려사항은 적당한 bias 조건 만들기
– Current mirror로 달성 가능
– 1%의 bias 전류를 출력 transistor의 1% 크기 되는
transistor로 공급가능
– 이 방법은 고정 전압 gate bias로 인한 열 drift 문제를 제
거함
• 2 transistor를 직접 결합할 수도 있고 다른 RF
choke로 결합 가능, 신호는 다른 DC blocking
capacitor를 통하여 증폭함
– 큰 n을 사용하여 biasing 회로의 전력소모 줄임
– Common gate에서의 신호크기는 gate에 직렬로 inductor
를 사용하여 공진 증폭가능: 입력 임피던스매칭 회로
115
116
15.9.2 Class AB, B and C Amplifier Design Example
• Single-ended 회로를 고려하면 class AB, B 및 C 증
폭기는 너무 비슷함; conduction angle만 차이
– 출력 network은 정확하게 같음
• Class AB는 기준 bias가 180~360°의 전도각
– Drain 전류는 825 mA보다 작은 Q-point
– 입력 진폭이 class A와 같은 출력을 내기위해서는 증가
해야 하므로 이득은 class A보다 작음
• Class B에서는 bias가 180° 전도각이 되도록
– 실제로 이값은 존재하기 불가능하므로 실제는 Class
AB 또는 Class C임
– 역시 같은 출력을 내기 위해서는 입력진폭이 증가해야
하므로 이득은 작아짐
117
• Class C에서는 zero gate bias를 사용하여 출력 전력
을 얻고 전도각, 이득 및 효율을 얻기 위하여 입력
신호를 키움
– 기준 bias transistor와 관련 choke는 제거되고 저항 (또는
choke)는 gate 단자와 접지 사이에서 묶여짐
118
– 비록 MOS 저항이 여기에선 쓰였지만, 보통의 저항도
사용 가능
– Coupling capacitor에 대하여 아주 큰 저항 제공해야
119
15.9.3 Class E Amplifier Design Example
• Transistor를 switch로 세게 동작하도록 원함
– 과잉 동작하는 것은 BJT에서는 전력의 낭비가 아니라
transistor를 deep saturation으로 보내어서 효율 악화
– 최대 drain 전류와 이 전류를 공급하기 위한 구동 조건
을 맞춘다
• 목표는 3.3 VDC로 50 Ω에 1W를 공급: 최대 출력
2
VDD
Po  0.577
R
R  6.3
– 5 Ω 부하로의 변환 수행
– 기본적인 회로 구조 사용하여 계산
120
QR
1
1
L
, C1 

2

 R( / 4  1)( / 2)  R  5.447
 5.447 
1.42 
C2  C1 
1 

Q
Q

2.08



Q = 10 사용
L  8.0nH , C1  5.8 pF , C2  3.8 pF
임피던스 변환은 단순한 저역 L-match로 가능
Lm  2.4nH , Cm  10.6 pF
2 인덕터를 하나로 병합한 최종 회로: 그림 15.40
121
122
15.10 Additional Design Considerations
15.10.1 Power-Added Efficiency
Pout  Pin
PAE 
PDC
15.10.2 PA Instability
• 증폭기는 부하와 Source 임피던스의 어떤 결합으
로 불안정해 지며 PA도 예외는 아님
– 아주 큰 문제는 drain-to-gate coupling (or collector-tobase coupling)으로 부터 발생: 입력임피던스에 음의 실
수값 발생  보통 입력 임피던스를 악화시켜 (입력 단
자에 단순히 저항 사용) feedback을 줄임  이득이 줄어
드는 부작용
123
– 일반적으로 MOSFET – 고유의 큰 입력 임피던스 – 는
BJT 보다 큰 안정도 문제 야기
– 어떤 경우든, feedback capacitance로 인한 심각한 안정
도-이득 tradeoff 존재
– 입출력 wire를 병렬로 배치시켜 생기는 소자 feedback
capacitance를 줄이기 위한 layout을 고민해야함
124
15.10.3 Breakdown Phenomena
MOS Devices
• 원하는 전력을 부하로 전달하기 위하여 downward
임피던스 변환이 필요
– 변환비는 높은 전원을 쓰면 줄일 수 있음: 근데 왜 안그
러지?
– 소자는 유한한 breakdown 전압을 가지고 있음
– IC 기술이 down scale 되면 breakdown 전압이 줄고 변환
비가 늘어남
• PA가 허용하는 전압에 대한 4개의 제한
• Drain (or source) diode zener breakdown
– Drain과 source 영역이 꽤 많이 doping: resistivity를 줄이
려고  diode들은 상대적으로 낮은 breakdown 전압
125
– 0.5 μm 공정에선 10-12V
• Drain-source punchthrough
– Drain 전압이 높아서 drain 주위의 공핍영역이 Source까
지 확장되어 채널을 없앰.
– Gate 전압으로 조절되는 전류 흐름 중단
– 채널길이를 키우면 (대신 transconductance는 줄어듦) 완
화됨: 출력전력을 유지하기 위하여 넓은 device 사용함
• Time-dependent dielectric breakdown
– energetic carrier에 의한 gate oxide damage의 결과
– 현재의 short 채널소자에 높은 전압을 가하면 oxide에
trap을 만들기에 충분한 에너지를 공급하는 carrier를 가
속화 시킴
126
– Oxide에 갇힌 전하는 NMOS에서 threshold를 증가  전
류 감소
– Cumulative 현상: 소자 생명에 제한을 둠
– 10년후에 전류가 10% 이하로 악화됨을 목표
– Gate 전압과 oxide 두께의 비 < 0.5 V/nm
– 아주 얇은 oxide에서는 이러한 문제가 덜 발생함:
trapped charge는 gate 전극에 가까워서 trap이 유지되지
않음
– 5nm 이하에서는 이런 문제 없음
• Oxide rupture
–
–
–
–
얇아진 oxide 때문
irreversible gate-to-channel short를 발생
Gate field가 1V/nm 이상에서 발생
Gate가 최소전압이고 drain이 2VDD일 때, Drain 근처의
127
gate oxide의 부분이 PA에서 우선 파괴
Bipolar Devices
• No gate oxide rupture
– Junction breakdown과 base punchthrough는 허용 전원전
압에 제한을 가함
– C-B junction은 avalanche breakdown을 수행하는데, field
가 아주 커서 hole-electron 생성을 야기
– 아주 얇은 base가 base punchthrough를 아주 중요하게 만
들어도, 심각한 제한을 가함
• Bipolar 소자를 더 괴롭히는 것은 큰 di/dt 와 관계
있는 줄어들지 않는 종단 인덕턴스
– 소자를 끌 때, base 전하가 완전히 방전될때까지 base 전
류가 역방향으로 많이 흐름
– Base 전하가 다 없어질때, base 전류가 갑자기 중단되고
큰 di/dt 가 큰 역방향 전압 spike를 B-E에 생성
128
– B-E junction은 상대적으로 낮은 역 breakdown 전압을
가지고 있고, breakdown으로 인한 손실은 에너지에 비
례하고 축적된다
– 그러므로 이득은 감소하고, 아마도 부정확한 bias 야기,
출력 스펙트럼은 왜곡 성분 증가 및 지속적으로 noise
floor를 악화
– 그러므로 이 효과를 교정하는것이 중요
– 이를 위하여 소자에 걸쳐서 clamping diode 설치 또는
layout을 개선시키거나 drive control을 잘 하여 Ldi/dt를
줄임
• MOS에서도 비슷한 현상이 발생
– Turn-off 시에 gate drive가 줄어들면, gate 전압이
threshold 이하로 떨어질 때, gate capacitance 갑자기 감
소  Ldi/dt spike가 소자에 해악을 줌
129
15.10.4 Thermal Runaway
• 높은 전력을 얻기 위하여 병렬소자 사용
– 정 Collector 전류를 위한 VBE는 -2mV/°C
– 소자가 뜨거워지면, 전류를 유지하려면 낮은 전압으로
– 주어진 drive에서는 온도가 증가하면 collector 전류의
급상승
• 한 소자가 다른 소자들 보다 약간 뜨거우면 무슨
일이 일어날까?
– 온도증가하면 Collector 전류 증가
– 소자가 더 뜨거워지면 더 많은 전류 빼앗음
– 이와 같은 열전기 positive feedback loop은 loop
transmission이 1보다 크면 제어불가하고 device 파괴
– Emitter leg에 작은 저항 degeneration이 크게 도움됨
130
– 이렇게 Collector 전류가 증가하면, Vbe가 감소하고 열
이탈도 피할 수 있음
– 많은 제조사가 이러한 degeneration을 소자구조에 집적
화 (often known as ballasting): 외부에서 아무것도 추가
못하게 함
– 그렇게 해도, 고출력 PA에서는 10°C 이상의 온도차이
를 볼 수 있음
• 고정 Vgs에서는 온도 증가로 인한 mobility 악화가
drain 전류를 줄이므로 (늘리는게 아니라) MOS에
서는 문제가 아님
– 정전류구동을 위하여 온도에 따라서 Vgs를 증가하게끔
feedback 제어를 하면 예외 발생
– 이 경우 온도에 따라서 소자 손실 발생
• Bipolar나 MOS PA 둘 다, 열 보호 포함해야
131
15.10.5 Large-Signal Impedance Matching
• PA 출력 회로 설계시 최대 전력전달이론은 무용
지물, 그냥 하나의 역할을 함
– B-E junction이 diode이므로, Zin 아주 비선형
– 이 어려움때문에 BJT 제작사들은 특정 전력 및 주파수
에서 입력 임피던스를 명기
– 그러나 전력이나 다른 동작조건에 따른 변화의 기준이
없으므로 설계조건이 제한됨
– 이 문제에 대한 고전적인 방법은 작은 저항을 B-E에 연
결하여 비선형성을 제거
– MOSFET는 다루기가 더 쉬움
• Bottom line: 괘 많은 cut-and-try 수행
– Bipolar class C가 가장 많은 반복 수행, 나머진 적음
132
• Spectral purity에 대한 명문화된 요구사항은 single
tank와 같은 단순한 출력구조로는 만족할 수가 없
음
–
–
–
–
추가적인 filter를 연결하여 낮은 왜곡을 보장해야
불행하게도, 모든 filter는 손실을 더함
1dB의 감쇄는 터무니없는 21% 손실을 나타냄
손실의 모든 원천을 주도면밀하게 다루는 것이 효율을
높게 할 것이다.
133
15.10.6 Load-Pull Characterization of PAs
• 지금까지는 50 Ω 부하를 가정
– 그러나 실제 부하는 순수 저항성분이 아님
– 안테나는 조절불가한 변수에 의하여 영향을 받으므로
특별히 PA에 명목 부하를 맞추지 못함
• 전달된 전력에서 변하는 부하 임피던스의 효과를
알기위하여 부하 임피던스의 실수 및 허수부를 체
계적으로 변경하고 임피던스 평면에 출력전력의
등심선을 그림
 Load-pull diagram
• Load-pull diagram의 대략적인 형태는 계속적으로
출력 transistor는 완전한 전류조절source로 동작한
다고 가정하여 유도
134
• Class A 증폭기 가정
– 부하 저항은 전원전압과 peak drain 전류에 관계
2
Ropt
2VDD
1


 Popt   I D , pk  Ropt
I D , pk
2

• 부하 임피던스가 이 저항값보다 작으며, 출력전력
은 ID,pk로 제한
– 전류 제한 영역에서 부하로 전달된 전력은
2
1

PL   I D , pk  RL
2

135
• The peak drain voltage is:
2VDD
Vpk  I D, pk  R  X 
Ropt
2
L
2
L
RL2  X L2
• 선형동작을 위하여 , Vpk < 2VDD
2
X L  ( Ropt
 RL2 )
2
(69)
• RL < Ropt 이면, ID,pk가 전력을 제한; 일정 출력전력
의 contour는 (69)식의 리액턴스 제한까지 일정 RL
의 선들의 집합 전류제한 영역
• RL > Ropt 이면, 전달전력은 VDD 가 제한 전압스
윙 제한 영역
2
 VDD 
PL  
GL

 2 
136
• Drain current:
iD  2VDD GL2  BL2
iD , pk  2VDDGopt
2
BL  (Gopt
 GL2 )
2
• Current-limit regime
• Voltage-swing-limited
regime
137