Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.1. Загальні поняття про обмін інформацією в МПС.

Обмін інформацією в мікропроцесорних системах відбувається в циклах обміну інформацією. Під циклом обміну інформацією розуміється часовий інтервал, протягом якого відбувається виконання однієї елементарної операції обміну по шині. Наприклад, пересилка коду даних з процесора в пам'ять або ж пересилка коду даних з пристрою вводу/виводу в процесор. В межах одного циклу також може передаватися і декілька кодів даних, навіть цілий масив даних, але це зустрічається рідше.

Цикли обміну інформацією діляться на два основні типи: Цикл запису (виводу), в якому процесор записує (виводить) інформацію; Цикл читання (вводу), в якому процесор читає (вводить) інформацію.

Під час кожного циклу пристрої, що беруть участь в обміні інформацією, передають один одному інформаційні і управляючі сигнали в строго встановленому порядку або, як ще говорять, відповідно до прийнятого протоколу обміну інформацією.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.2. Шини мікропроцесорної системи

Для зниження загальної кількості ліній зв'язку магістралі часто застосовується мультиплексування шин адреси і даних. Тобто одні і ті ж лінії зв'язку використовуються в різні моменти часу для передачі як адреси, так і даних (на початку циклу - адреса, в кінці циклу - дані). Для фіксації цих моментів (спробує) служать спеціальні сигнали на шині управління.

Зрозуміло, що мультиплексування шин адреси/даних забезпечує меншу швидкість обміну, вимагає більш тривалого циклу обміну (мал. 2.1).

Шина адреси Адреса Шина даних Дані Немультиплексовані шини Шина адреси/даних Адреса Мультиплексована шина Дані Мал. 2.1. Мультиплексування шин адреси і даних.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.2. Шини мікропроцесорної системи

Найголовніші управляючі сигнали - це строби обміну, тобто сигнали, сформовані процесором і визначаючі моменти часу, в які проводиться пересилка даних по шині даних, обмін даними.

Строб запису (виводу), який визначає момент часу, коли пристрій виконавець може приймати дані, виставлені процесором на шину даних; Строб читання (вводу), який визначає момент часу, коли пристрій виконавець повинен видати на шину даних код даних, який буде прочитаний процесором

.

При цьому велике значення має те, як процесор закінчує обмін в межах циклу, в який момент він знімає свій строб обміну. Можливі два шляхи рішення (мал. 2.2): Строб обміну вит Строб обміну Підтв.

Синхронний обмін Асинхронний обмін Мал. 2.2. Синхронний обмін і асинхронний обмін.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.3. Цикли обміну інформацією 2.3.1. Цикли програмного обміну

У фазі даних циклу читання (мал. 2.3) процесор виставляє сигнал строба читання даних -DIN, у відповідь на який пристрій, до якого звертається процесор (виконавець), повинен виставити свій код даних (читані дані). Одночасно цей пристрій повинен підтвердити виконання операції сигналом підтвердження обміну -RPLY.

Фаза адреси Фаза даних Адреса Чит. дані Мал. 2.3. Цикл читання на магістралі Q-bus.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.3. Цикли обміну інформацією 2.3.1. Цикли програмного обміну

У фазі даних циклу запису (мал. 2.4) процесор виставляє на шину AD код записуваних даних і супроводжує його негативним сигналом строба запису даних -DOUT. Пристрій-виконавець повинен по цьому сигналу прийняти дані від процесора і сформувати сигнал підтвердження обміну RPLY.

Процесор, одержавши сигнал -RPLY, закінчує цикл обміну. Для цього він знімає код даних з шини AD і сигнал -DOUT. Пристрій-виконавець у відповідь на зняття сигналу -DOUT повинен закінчити сигнал підтвердження -RPLY.

Після цього процесор знімає сигнал -SYNC.

Фаза адреси Фаза даних Адреса Зап. даних Мал. 2.4. Цикл запису на магістралі Q-bus.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.3. Цикли обміну інформацією 2.3.1. Цикли програмного обміну

Крім циклів читання і запису на магістралі Q-bus використовуються також і цикли типу «ввід-пауза-вивід» («читання-модифікація-запис»).

Спрощена тимчасова діаграма цього циклу представлена на мал. 2.5.

Фаза адреси Фаза даних Адреса Чит. дані Зап. дані Мал. 2.5. Цикл «ввід-пауза-вивід» на магістралі Q-bus.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.3. Цикли обміну інформацією 2.3.1. Цикли програмного обміну

У фазі даних циклу читання (мал. 2.6) процесор виставляє негативний сигнал читання даних з пристрою вводу/виводу -IOR. У відповідь на нього пристрій-виконавець повинен видати на шину даних SD свій код даних (читані дані). Логіка на шині даних позитивна. Через встановлений час строб обміну IOR знімається процесором, після чого знімається також і код адреси з шини SA.

Цикл закінчується без урахування швидкодії виконавця.

Фаза адреси Фаза даних Адреса Чит. дані Мал. 2.6. Цикл читання з УВВ на магістралі ISA.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.3. Цикли обміну інформацією 2.3.1. Цикли програмного обміну

У фазі даних циклу запису по магістралі ISA (мал. 2.7) процесор виставляє на шину даних SD код записуваних даних і супроводжує їх стробом запису даних в пристрій вводу/виводу -IOW. Одержавши цей сигнал, пристрій-виконавець повинен прийняти з шини SD код записуваних даних.

Якщо він не встигає зробити це в темпі процесора, то він може зняти на потрібний час сигнал I/O CH RDY після отримання переднього фронту сигналу -IOW.

Фаза адреси Фаза даних Адреса Зап. дані Мал. 2.7. Цикл запису в ПВВ на магістралі ISA.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.3. Цикли обміну інформацією 2.3.2. Цикли обміну по перериваннях

Цикли обміну в режимі переривань будуються за тими ж принципами, що і цикли програмного обміну, але мають ряд специфічних особливостей. Схема розповсюдження сигналів, що беруть участь в перериваннях на магістралі Q-bus, показана на мал. 2.8.

Процесор Пристрій 1 Пристрій 2 Пристрій 3 Системна магістраль Мал. 2.8. Сигнали запиту і надання переривання в магістралі Q-bus.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.3. Цикли обміну інформацією 2.3.2. Цикли обміну по перериваннях

.

Спрощена тимчасова діаграма циклу запиту і надання магістралі представлена на мал. 2.9.

Номер переривання Мал. 2.9. Цикл запиту/надання векторного переривання на магістралі Q-bus.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.3. Цикли обміну інформацією 2.3.2. Цикли обміну по перериваннях

Процесор Контролер переривання Пристрій 1 Пристрій 2 Системна магістраль Мал. 2.10. Структура зв'язків для організації радіальних переривань на магістралі ISA.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.3. Цикли обміну інформацією 2.3.3. Цикли обміну в режимі ПДП

На магістралі Q-bus запит і надання ПДП організовуються подібно запиту і наданню переривання. Спрощена структура зв'язків пристроїв, що беруть участь в ПДП, показана на мал. 2.11.

Процесор Пристрій 1 Пристрій 2 Пристрій 3 Системна магістраль Мал. 2.11. Структура зв'язків запиту/надання ПДП на магістралі Q-bus.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.3. Цикли обміну інформацією 2.3.3. Цикли обміну в режимі ПДП

На магістралі ISA запит/надання ПДП дуже нагадує організацію радіальних переривань (мал. 2.12). Процесор Контролер ПДП Пристрій 1 Пристрій 2 Системна магістраль Мал. 2.12. Структура зв'язків запиту/надання ПДП на магістралі ISA.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.3. Цикли обміну інформацією 2.3.3. Цикли обміну в режимі ПДП

Спрощена тимчасова діаграма циклів ПДП на магістралі ISA показана на мал. 2.13.

Адреса пам'яті Дані Мал. 2.13. Цикл ПДП на магістралі ISA.

• • • • •

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.3. Цикли обміну інформацією 2.4. Проходження сигналів по магістралі

На проходження сигналів по магістралі впливають наступні чинники: кінцева величина затримки розповсюдження сигналів по лініях магістралі; відмінність затримок розповсюдження сигналів по різних лініях шини; неодночасне виставляння сигналів на лінії шини; спотворення фронтів сигналів, що проходять по лініях магістралі; віддзеркалення сигналів від кінців ліній зв'язку (мал. 2.14). Передавач Приймач Передавач Приймач Затримка Мал. 2.14. Проходження сигналів по шині.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.3. Цикли обміну інформацією 2.4. Проходження сигналів по магістралі

Для поліпшення форми сигналів, що розповсюджуються по магістралі, іноді застосовують кінцеві узгоджувачі (термінатори) на кінцях ліній магістралі. Особливо важливе їх застосування у разі, коли допустима довжина магістралі перевищує декілька метрів. Наприклад, у разі магістралі Q-bus застосовуються два типи узгоджувачів: 120-омний і 250 омний (мал. 2.15).

Мал. 2.15. Кінцеві узгоджувачі на магістралі Q-bus.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.5. Функції пристроїв магістралі 2.5.1. Функції процесора

Процесор (мал. 2.16) звичайно є окремою мікросхемою або ж частиною мікросхеми (у разі мікроконтролера). В колишні роки процесор іноді виконувався на комплектах з декількох мікросхем, але зараз від такого підходу сигнали вже практично відмовилися.

процесора обов'язково має виводи трьох адреси, шини даних і шини управління.

Мікросхема шин: Іноді шини деякі і шини мультиплексуються, зменшити кількість виводів мікросхеми процесора.

щоб RESET CLK Процесор Буфер Системна магістраль Мал. 2.16. Схема включення процесора.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.5. Функції пристроїв магістралі 2.5.1. Функції процесора

Процесор Арифметично-логічний пристрій (АЛП) Схема управління вибіркою команд Логіка управління Схема управління перериваннями Регістр признаків Схема управління ПДП Шина даних Шина адреси Шина управління Шина жєивлення Тактовий сигнал RESET Мал. 2.17. Внутрішня структура мікропроцесора.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.5. Функції пристроїв магістралі 2.5.2. Функції пам'яті

Пам’ять Адреса Дані Схема управління Буфер Селектор адреси Шина адреси Шина даних Шина управління Мал. 2.18. Структура модуля пам'яті.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.5. Функції пристроїв магістралі 2.5.2. Функції пам'яті

Принцип дії стека показаний на мал. 2.19 (адреси елементів пам'яті вибрані умовно).

Читання Адреси Оперативна пам'ять Стек Запис Мал. 2.19. Принцип роботи стека.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.5. Функції пристроїв магістралі 2.5.2. Функції пам'яті

Переривання з номером 4 Основна програма Стек Програма обробки переривання Таблиця векторів переривання Мал. 2.20. Спрощений алгоритм обробки переривання.

Розділ 2: Організація обміну інформацією. Шини мікропроцесорної системи і цикли обміну

Тема 2.5. Функції пристроїв магістралі 2.5.3. Функції пристроїв вводу/виводу

На зовнішній пристрій З зовнішнього пристрою Регістр Буфер Схема управління Селектор адреси Буфер Шина адреси Шина даних Шина управління Мал. 2.21. Структура найпростішого пристрою вводу/виводу.