Transcript 计算机组成原理

沈阳电大远程开放教育网址:
Http://Sytvu.ln.cninfo.net
<<计算机组成原理>>责任教师
电子邮箱:
[email protected]
计算机组成原理
第一章
第二章
第三章
第四章
第五章
课程概况
运算器及其部件
控制器及其部件
存储器
计算机外部设备
第一章 课程介绍
1. 课程概况
《计算机组成原理》是计算机科学与
技术专业本科生的一门必修课。本课程
以硬件为主，介绍计算机主要组成部分
的工作原理。学生在学习中应抓住两条
基本线索：信息的数字化表示，信息的
传递及其控制方法。
本课程开设一学期，共90学时，其中
包括实验16学时。
.
2. 教学内容
教学内容有：数据的表示，运算和运算
器部件，指令功能以及组合逻辑控制和
微程序控制两种方式产生微操作命令序
列，还有外存储器，I/O设备，接口，总
线等内容。
3. 教学媒体
文字教材《计算机组成原理》清华大学
出版社.
王诚主编
本教材配备教学光盘，还有直播课堂内
容。
4. 成绩考核
本课程的成绩采用平时成绩与期末
考核相结合的方式。其中平时成绩
占20%，期末考核成绩占80%。平时
成绩根据平时实验和作业完成情况
评定。
5. 学习建议
《组成原理》是一门理论性和实践性都很
强的课程，是一门专业基础课。因此，每
名学生都要学好这门课程，为学习后续课
程打下良好基础。学生要着眼于基本原理
部分，不要过分追求某一具体线路的一些
细节，另外，学生要积极做好实验，这对
理解所学的教学内容很有帮助。
第二章 教学辅导
本章主要内容是:二进制数据
的编码运算算法及浮点运算
重点内容
计算机的运算方法
1. 定点运算方法
定点数的运算可以用原码，反码，补码，BCD码等各种
码制进行。由于补码规则简单，易于实现，因此在目前的
计算机系统中普遍采用补码形式存储，传送，运算。
补码运算的特点：
1)参与运算的数均用补码表示。
2)按二进制运算规则运算，逢二进一。
3)符号位与数值位按同样规则一起运算，结果的符号位由
运算得出。
4)符号位运算产生的进位要丢掉，产生的和即结果的符号
位。
5)补码运算的结果也为补码。
例 1. 将十进制数23.6875转换成相应的二进制数，八进制数和十六
进制数。
将23（整数部分）用除2取余法转换
23÷2=11……1
（最低位）
11÷2=5……1
5÷2=2……1
2÷2=1……0
1÷2=0……1
（最高位）
0.68755（小数部分）用乘二取整法转换
0.6875×2=1.3750
（最高位）
0.375×2=0.75
0.75×2=1.5
0.5×2=1
（最低位）
结果（23.6875）10=（10111.1011）2
010 111. 101 100
得到 （23.6875）10=（27.54）8
0001 0111 . 1011
得到 （23.6875）10=（17.B）16
例 2. 将下列数转换成十进制数和BCD数。
101101.011B ， 1A. CH ， 26.51Q
101101.011B=1×25+1×23+1×22+1×20+1×22+1×2-3
=25+23+22+1+2-2+2-3
=45.375=0100 0101. 0011 0111 0101BCD
1A. CH=161+10+12×16-1
=26.75=0010 0110. 0111 0101 BCD
26.51Q=2×81+6×80+5×8-1+1×8-2
=22.641=0010 0010. 0110 0100 0001 BCD
关于数的机器码，有原码，反码，补码和移码四
种。
已知机器码求原码常用的几个公式：
[ [X]补]补=[X]原
[ [X]反]反=[X]原
[-X]补=-[X]补
其含义是将[X]补连同符号位
一起取反加1。
原码一位乘法 ：
原码一位乘法：取两个操作数的绝对值相乘，符
号单独处理。
最高部分积和被乘数采用双符号，而乘
数不用符号位。
如果乘数的位数为n,则需要进行n次累加
移位。
例子： x=0.1101
y= -0.1011,求xy=?
部分积高位(双符号位)
部分积低位/乘数（单符
号位）
00.0000
.1011
+ 00.1101
00.1101
→ 00.0110
1.101
+00.1101
01.0011
→ 00.1001
11.10
→ 00.0100
111.1
+ 00.1101
01.0001
→ 00.1000
1111. （共移4次）
[x.y]原码=1.10001111
[x.y]补码=-0.10001111
原码一位乘再举一例：
x=28,y=-16
[+28]原码=00011100 [+16] 原码=00010000
00 00000000
00010000
→4次 00 0000000
00000001
→ + 00 00011100
00 00011100
→ 00 00001110
00000000
→3次00 00000001
11000000
x.y=-00000001 11000000B=-448D
2. 浮点运算方法
参与运算的浮点数首先要进行规格化，若阶
码和尾数均用补码表示，则采用双符号位进
行运算可方便地进行规格化和溢出检测。
3. 运算器
运算器是计算机的重要组成部分。其功能是对各
种信息进行加工处理。定点运算器只能做定点运
算器只能做定点运算，结构较简单。浮点运算器
既能进行浮点运算又能进行定点运算，结构较复
杂。
1)算术逻辑单元（ALU）
ALU是运算器的核心部件，具有多中算术运算
和逻辑运算的功能。
第二章小结
本章讨论了计算机的计算方法和
计算器的组织。
本章作业
2-1，2-4，2-6，2-8
2-9，2-12，2-19
第三章内容辅导
重点内容
指令系统的一般要求，指令功能、格式设计，
寻址方式与计算；控制器的功能与组成,微程序的控
制器,组合逻辑的控制器.
指令系统的一般要求，
指令功能、格式设计，
寻址方式与计算；
操作码
操作码 DR
DR
SR
SR
16位指令格式
8 位指令格式
控制器的功能与组成
微程序的控制器
组合逻辑的控制器
控制器的组成
控制器，管控制，PC、IR 和 时序，
组合逻辑给信号, 控存存放微程序。
主振
控制条件
控制
下
地
址
启停
映射
存储器
IR
微程序
方案的
控制器
PC
….
微指令寄存器
数据总线
控制总线
地址总线
输出
输入
主
设备
设备
存
地
址
寄
存
器
械
运算器
部件
主振
时序控制
译码
信号
时
序
控制条件
形成部件
IR
硬布线
方案的
控制器
PC
….
启停
控制器信号
数据总线
控制总线
地址总线
输出
输入
主
设备
设备
存
地
址
寄
存
器
械
运算器
部件
指令的执行步骤
时序关系、空间关系 ,每类指令的执行过
程；每步执行用的控制信号对控制器部件的
控制对其他各部件的控制
控制器的设计原理
取指、分析、再执行，判断中断 并响
应，指令步骤 看节拍，下址续读 微指令。
本章小结
本章讨论了控制器的功能和组成，
组合逻辑控制器和微程序控制器。
作业
3-9，3-10，3-12，3-14
第 四 章
主要教学内容
重点内容
级存储器系统的组成
运行遵从的原则
效运行的原理
难点内容
主存的组成与设计
1.用途及要求
一.存储器系统概述
2.局部性特性
3.一致性及包含性
讲
解
内
容
1.芯片特性
二.主存储器
2.读写过程
3.多体结构
三.高速缓存
1.用途及要求
2.运行原理
四.虚拟存储器
1.运行原理
2.管理方法
五.外存
磁盘 磁带 光盘
第四章
一.
二.
三.
四.
五.
多级结构的存储器系统
层次存储器系统概述
主存储器部件
高速缓存CACHE
虚拟存储器部件
外存储器设备
返回上页
一. 层次存储器系统概述
1. 用途及要求
2. 程序运行的局部性特性
3. 解决方案
4.一致性、包含性
层次存储器系统概述
用途：存储器系统是计算机中
用于存储程序和数据的部件。
对其要求是：
尽可能快的读写速度
尽可能大的存储容量
尽可能低的成本费用
怎样才能同时实现这些要求呢？
用多级结构的存储器系统
把要用的程序和数据，
按其使用的急迫和频繁程度，
分块调入存储容量不同、
运行速度不同的存储器中，
并由硬软件来统一管理与调度。
程序运行时的局部性原理
在一小段时间内，最近被访问过
的程序和数据很可能再次被访问
在空间上，这些被访问的程序和
数据往往集中在一小片存储区
在访问顺序上，指令顺序执行比
转移执行的可能性大 (大约 5:1 )
解决方案
选用生产与运行成本不同的、存储容量不同的、读
写速度不同的多种存储介质，组成一个统一管理的
存储器系统。使每种介质都处于不同的地位，起到
不同的作用，充分发挥各自在速度 容量成本方面
的优势，从而达到最优性能价格比，以满足使用要
求。使CPU大部分时间访问高速缓存，速度最快；仅
在从缓存中读不到数据时,才去读主存，速度略慢但
容量更大；当从主存中还读不到数据时,才去批量读
虚存，速度很慢容量极大,就解 决了对速度、容量、
成本的需求。
层次之间应满足的原则
一致性原则：
处在不同层次存储器中的同一个信息应保持相同的
值，是保证正确地使用数据的最基本的要求之一，
必须满足.
包含性原则：
存储在内层（靠近CPU）的信息一定被包含在其外层
的存储介质中，反之则不成立。即内层存储器中的
全部信息，都是其相邻外层存储器中一小部分信息
的复制品 。
二. 主存储器的组成与设计
CPU
AB
k 位（给出地址）
DB
n 位（传送数据）
READ
READY
WRITE
Main
Memory
静态和动态存储器芯片特性
存储信息
破坏性读出
需要刷新
送行列地址
运行速度
集成度
发热量
存储成本
SRAM
触发器
非
不要
同时送
快
低
大
高
DRAM
电容
是
需要
分两次送
慢
高
小
低
主存储器的读写过程
数据寄存器
读过程:
给出地址
主存储体
给出片选与读命令
保存读出内容
/CS0
写过程:
/CS1
/WE
给出地址
给出片选与数据
地址寄存器
给出写命令
静态存储器字、位扩展
高八位数据 低八位数据
/CS0
2K * 8 bit
2K * 8 bit
2K * 8 bit
2K * 8 bit
/WE
译码器 /CS1
高位地址译码
给出片选信号
地址总线低11 位
实现片内选单元
静态存储器字、位扩展
TEC-2 机的存储器的容量为 4096个字，
为 16 位字长，用 2048 * 8 的存储器
芯片实现。为此, 必须用两个芯实现 由
2048 扩展容量到 4096 个存储单元（字
扩展）,再用两个芯片实现由8位扩展长
度到 16 位字长（位扩展） 要用 4 片
芯片实现该存储器系统.
静态存储器字、位扩展
为访问 2048 个存储单元，要用 11
位地址，把地址总线的低 11 位地址送
到每个存储器芯片的地址引脚； 对地址总
线的高位进行译码，译码信号送到各存储
器芯片的/CS 引脚.用于选择存储器芯片，
使不同芯片分时运行。还要向存储器芯片
提供读写控制信号 /WE，以区分读写，/WE
为高电平是读操作，为低是写操作。
主存储器的多体结构
为了提高计算机系统的工作效率, 需要提
高主存储器的读写速度。 为此可以实现多
个能够独立地执行读写的主存储器体，以
便提高多个 存储体之间并行读写的能力。
多体结构同时适用于静态和动态的存储器。
考虑到程序运行的局部性原理，多个存储
体应按低位地址交叉编址的方式加以组织。
类似的也可按一体多字的方式设计主存储
器部件。
数据总线
W
W
W
主存储器存储体
地址寄存器
一体多字结构
W
选
择
数据总线
0字
1字
2字
地址寄存器
多体结构
3字
动态存储器
破坏性读出：执行读操作后，被读单
元的内容一定被清为零，会破坏所保存
的信息为正常工作，必须把刚读出的内
容立即写回去，通常称为预充电延迟，
它影响存储器的工作频率，在结束预充
电前不能开始下一次读。
定期刷新：在不进行读写操作时
DRAM 存储器的各单元处于断电状态，
由于漏电的存在，保存在电容CS 上的
电荷会慢慢地漏掉，为此必须定时予以
补充，称为刷新操作。刷新不是按字处
理，而是每次刷新一行，即为连接在同
一行上所有存储单元的电容补充一次能
量。
刷新有两种方式：集中和分散刷新。
快速分页组织
行、列地址要分两次给出，在连续
地使用相同的行地址读写时，也可以
在前一次就将行地址锁存，之后仅送
列地址，以节省送地址的时间，支持
这种运行方式的存储器被称为快速分
页组织的存储器。快速分页组织只用
于动态存储器。
三. 高速缓冲存储器的
组成与运行原理
三.高速缓存 CACHE
用途：设置在 CPU 和 主存储器之间，
完成高速与 CPU交换信息，尽量避免
CPU不必要地多次直接访问慢速的主
存储器，从而提高计算机系统的运行
效率。
实现：这是一个存储容量很小，但读写
速度更快的，以关联存储器方式运行、
用静态存储器芯片实现的高速静态存
储器系统。
要求：有足够高的命中率，当 CPU
需用主存中的数据时，多数情况下
可以直接从CACHE中得到，尽量少
读主存储器。称二者之比为命中率。
CACHE的基本运行原理
地址总线
CPU
CACHE
DATA
比较选 ADDR
一单元
CACHE CONTROL
译码选
一单元
MEMORY
数
据
总
线
读
过
程
为
例
全相联方式
有
效
位
标志
数据
比
较
数
据
CACHE
地址
主
存
储
器
译码
CPU
直接映射方式
有
效
位 CACHE
标志
数
据
数据
比
较
译
码
页
号
地址
页
内
地
址
主
存
储
器
译码
C PU
两路组相联方式
有
效
位
标志
数
据
译码
比较
CACHE
主
存
储
器
数据
比较
地址
译码
译码
C PU
影响 CACHE 命中率的因素
1. CACHE 的容量，大一些好
2. CACHE 与主存储器每次交换信息的单
位量(Cache Line Size)适中
3.CACHE 不同的组织方式，多路组相联
更好
4.CACHE 的多级组织可提高命中率
5.CACHE 的换字和回写算法
CACHE 接入系统的体系结构
侧接法：像入出设备似的连接到
总线上，优点是结构简单，成本低，
缺点是不利于降低总线占用率
CACHE
MEMORY
Bus Master 1
Bus Master 2
总
线
CPU
CACHE 接入系统的体系结构
隔断法：把原来的总线打断为两段，
使 CACHE 处在两段之间，优点是有利
于提高总线利用率，支持总线并发操作，
缺点是结构复杂，成本较高。
MEMORY
Bus Master 1
总
线
CACHE
CPU
Bus Master 2
改写主存储器的策略
若CPU改写了 CACHE 一单元内容后且
尚未改变主存相应单元内容，则出现
数据不一致性。两种解决办法：
1.接下来直接改写主存单元内容。简
便易行, 但可能带来系统运行效率
不高的问题，该后未被使用。
2.拖后改写主存单元内容，一直拖到有另
外的设备要读该内容过时的主存单元时。
首先停止这一读操作，接下来改写主存内
容，之后再起动已停下来的读操作，否则
不必改写。矛盾是如何检查是否应该改写，
通过监视地址总线完成，记下无效单元地
址用于比较。控制复杂些，但可以提供高
系统的运行效率。
四. 虚拟存储器的运行原理
虚拟存储器是指用磁盘一片存储空间来弥补主存空间
的不足，使得程序人员能够使用比主存实际容量更大
的存储空间来编写和运行程序。在操作系统和相应硬
件的支持下，数据在磁盘和主存之间按程序运行的需
要自动成批量地完成交换。虚拟存储器中经常使用两
种基本管理技术：段式存储管理，页式存储管理。核
心问题都在于处理数据的存放与调度。
段表内容及其管理
逻辑地址
段表基地址
段号
段内地址
+
+
主存实际地址
段
表
段始地址
段长
装入位
页表内容和页式管理
-
虚页号
页表基地址
+
按
地
址
读
页内地址
虚地址
实地址
(读写内存用)
实页号
页内地址
虚 页号
实 页号
实页号
慢
表
（在内存中）控制位 有效位
比较(按内容选)
快表(专设硬件)
五. 外存设备
重点内容
磁表面存储设备 存储原理与组
成(磁盘、磁带设备)光盘设备的存
储原理与组成磁盘阵列与容错技术
常用磁记录方式波形图
位信息 1
NRZ
NRZ1
PM
FM
MFM
0
1
1
1
0
0
位周期
0
1
硬磁盘设备
磁头
取数臂
定位驱动器
密封罩
磁
盘
组
主轴
通风机
滤尘器
速度
传感器
小车
传动皮带
主电机
硬磁盘驱动器结构示意图
磁带机设备
收带盘
放带盘
读写磁头
压轮
刹块
导轮
增压风口供
小孔
抽风口
刹带柱
。。
。
。
。
。 左主动轮
。
。
。
。
。
。
。
右主动轮
。。
。
。
。
。
。
。
。
。。
。
磁带
真空积带箱
双压轮真空积带箱式磁带机
写一次型光盘光学系统示意图
光盘
聚焦系统，物镜
激光器
光束分离器
He-Ne
调制信号
写光束
90%
调制器
旋转台
径向跟踪反射镜
10%
光束分离器
读出信号
本章小结
本章介绍了当前广泛使用的各类存储器
的工作原理和使用特性，以及存储器系统
的组织问题，重点讨论了用半导体存储器
构成的主存储器 及当前以磁盘为主体的外
存储器，并介绍了存储器系统组织的有关
技术。
本章作业
4-1，4-3，4-6，4-9
4-12，4-16，4-19
第五章内容辅导
第五章的教学内容各占全部教学内
容的 20% ，涉及概念性的知识比较多，
原理性的内容一般理解即可；实用性的
知识较多，有些线路或设备组成实例，
勿背。
第五章内容概要
直控 中断
DMA， 总线 接口 与设备
主总 局部 慢扩展，周期 方式 等待催
识别 缓冲 和状态，控制 中断 等相随
一般组成 和 原理，显示 键盘 打印机
第
五
章
输入 / 输出系统 和 输入 / 输出设备
1. 输入 / 输出设备概述
2. 常用 输入设备组成与运行原理 :
终端
键盘
鼠标
3. 常用 输出设备组成与运行原理 :
终端
显示器
打印机（针式 喷墨式
激光）
4. 输入 / 输出系统概述
5. 计算机的总线：总线构成 总线周期 运
行方式
等待状态
6. 接口电路：接口电路的功能、一般组成，
串行口实例
7. 常用的输入/输出方式
8. 中断 和 DMA的 处理过程
输入/输出子系统
总线：
连接计算机各功能部件的逻辑电路和连
线，包括管理信息传输规则的电路被称
为总线。
几个概念及术语
三种总线：
数据总线：传输数据，速度与位数
地址总线：传输地址，位数
控制总线：指明总线周期的类型和
一次入/出操作完成的时刻等信息
几个概念及术语
总线周期的类型:内存读
内存写
外设读
外设写
中断 和 DMA
总线周期：正 常 总 线 周 期：一次地址时间和
一次数据时间BURST总线周期：一次地址时间和
多次数据时间
总线的等待状态：
增加的数据时间被称为总线的等待状态。影响
系统的运行效率。
单总线和多总线结构
早期的计算机，如 DEC 公司的 PDP-11
只使用一组总线，包括数据总线，
地址总线，控制总线。
其优点是结构简单，成本低廉，
缺点是运行效率低。
总线
CPU
主存
输入
输出
设备
设备
多( 2 或 3 )总线结构
当前计算机通常采用多总线结构
处理机总线
主存
CPU
32MHz 4B~8B
扩展总线
控制线路
ISA / EISA
8.33MHz
1,2,4B
I/O设备1
I/O设备2
.....
二
总
线
结
构
多( 2 或 3 )总线结构
-
处理机总线
CPU
66MHz
PCI BUS
主存
4B~8B
PCI桥 33MHz 4B
三
总
线
结
构
接快速设备
I/O设备3
I/O设备4
扩展总线
控制线路
ISA / EISA
8.33MHz
1,2,4B
I/O设备1
I/O设备2
.....
接慢速设备
通用可编程接口电路
通
用 :
能有多种用法与入/出功能
可编程:
能通过指令指定接口的功能和运行控制
参数等
通用可编程接口电路
接口内的组成部分:
设备识别线路
数据缓冲寄存器（输入/输出）
控制寄存器
状态寄存器
中断电路
(中断触发器,中断屏蔽触发器等)电平
转换及串行/并行转换电路等
常用的输入/输出方式
程序直接控制方式(状态循环查询)
简单，CPU效率低，CPU、外设串行
程序中断传送方式
CPU利用效率略高，CPU、外设并行
直接内存访问方式 (DMA)外设直接
访问内存， CPU利用率更高
I / O 通道控制方式
外围处理机方式
有关中断的概念与术语
中断源及分类:
内/外中断
中断优先级
中断请求
禁止(开/关)中断
中断屏蔽
软件中断
中断响应
中断嵌套
有关中断的概念与术语
中段处理过程:
关中断
保存断点和现场
中断服务程序
序
关中断
返回断点
开中断
判中断源并转入
执行中断服务程
恢复现场和断点
开中断
DMA 的概念与处理
DMA 是在高速外设和主存储器之间自动成批传送
信息、以尽量减少CPU 干预的入/出方式.
DMA 卡上应包括
通用接口卡的全部组成部分,并多出如下内容:
主存地址寄存器，传送字数计数器
DMA 控制逻辑 : DMA 请求
DMA响应
DMA工作方式
DMA优先级及排队逻辑 等
一次完整的 DMA 传送过程
DMA 预处理
CPU 向 DMA 送命令,如 DMA 方式，主存地址，
传送的字数等， 之后 CPU 执行原来的程序.
DMA 控制在 I/O 设备与主存间交换数据
准备一个数据, 向CPU发DMA请求,取得总线控制权，
进行数据传送，修改卡上主存地址，修改字数计数器
内且检查其值是否为零,不为零则继续传送，若已为
零，则向 CPU 发中断请求.
本章小结
本章讨论了一般常用的外部设备，及
其工作原理。
作业
5-3，5-6，5-8，5-9
（ 结束语 ）
结束语
计算机组成原理这门课程到此为止
讲解完了，在学习这门课的过程中，
得到了同学们的许多支持，在此向大
家表示感谢！
祝每位同学都能学业有成！