Transcript Formation Conception DSP avec Xilinx System Generator

oct-14
Descriptif de formation
Conception DSP avec Xilinx System Generator
Ref : 002836A
Durée : 2 jours
OBJECTIFS
•
PARTENAIRES
Cette formation permet de comprendre le flow de
conception Xilinx™ pour concevoir un FPGA en
partant d'une description Mathworks™ Simulink® à
base du blockset Xilinx™ System Generator®
•
Identifier les capacités d’un FPGA Xilinx™ et
implémenter un design de l’algorithme à la
simulation matérielle
•
Lister les différents blocs disponibles dans
l’outil
•
Co-simulation matérielle
•
Lister les blocs haut niveau disponibles pour
du filtrage et de la FFT
•
Développer un système multi-rate
•
Intégrer un modele System Generator® dans
l'environnement Vivado™
•
Définir une interface processeur
•
Intégrer une IP depuis un code source C dans
l'environnement System Generator®
FORMATIONS CONNEXES
•
•
•
•
Cette formation est approuvée par XILINX
PRE-REQUIS
•
•
•
Connaissance de MATLAB® et Simulink®
Connaissance basique de traitement du signal
Connaissance des ressources DSP dans les FPGAs Xilinx™
MATERIEL DE FORMATION
Configuration logicielle :
•
•
Xilinx Vivado™ System Edition 2014.1
Matlab® et Simulink® R2014a
Configuration matérielle recommandée :
•
•
•
•
•
Ordinateur récent (i5 ou i7)
Windows XP ou 7
Au minimum 4Go de mémoire vive
Résolution d’affichage : au moins 1024 x 768
Pour les formations sur site, prévoir un vidéo projecteur
Techniques d’implémentation DSP pour FPGA
Xilinx (002838A)
Vivado™ High Level Synthesis (004900A)
Conception avec les familles Xilinx™ Série-7
(004870A)
Contact
Tel : 05 62 13 52 32
Fax : 05 61 06 72 60
[email protected]
Le contenu peut-être
adapté sur site
Prochaines sessions, voir ici : http://www.mvd-training.com/fr/schedule.html
PROGRAMME
er
1 jour
•
•
•
•
•
Introduction à System Generator
Les bases de Simulink
•
Exercice : Utilisation de Simulink
Utilisation basique de system generator
•
Exercice : Démarrer avec System Generator
Routage des signaux
•
Exercice : routage des signaux
Implémentation de mécanisme de contrôle
•
Exercice : Implémentation de mécanisme de contrôle
nd
2
•
•
•
•
jour
Système avec plusieurs taux d’échantillonnage
Exercice : Concevoir une filtre FIR à base de MAC
Conception de filtres
•
Exercice: concevoir un filtre FIR avec FIR Compiler
Intégration System Generator®, Vivado™ Design Suite et
Vivado™ HLS
•
Exercice : Intégration System Generator® et Vivado™
Design Suite
Kit de développement DSP à base de à base de Kintex-7
•
Exercice a : Intégration System Generator® et Vivado™
HLS
•
Exercice b : Interface AXI4-Lite
•
DOCUMENTATION
Les supports de cours seront fournis au format électronique (Vital-Source Bookshelf).
MVD Training - 106 avenue des guis - 31830 Plaisance du Touch - France
Tel : +33 (0) 5 62 13 52 32 - Fax : +33 (0) 5 61 06 72 60 - http://www.mvd-training.com
SIRET : 510 766 066 00029 - Identifiant TVA : FR 74510766066 - NAF : 8559A
Déclaration d’activité enregistrée sous le n° 73 3105366 31 auprès du Préfet de région de Midi-Pyrénées