Transcript TPs M1 SME PLL ci 4046 - Thierry PERISSE

TPs PLL
M1 SME
TPs M1 SME
PLL ci 4046
Boucle à verrouillage de phase
Salles G45 Bât 3A (voir plan fac page 2)
Contacts Cours / TDs :
Hélène LEYMARIE
[email protected]
Contacts TDs / TPs :
Thierry PERISSE
[email protected]
thierryperisse.free.fr
Technicien :
Franck Lacourrège
TP1 : PLL Caractérisation 4046
TP2 : PLL Application FM
Année 2013-14
Hélène LEYMARIE // Thierry PERISSE
1
TPs PLLs
M1 SME
A– Préparation
Les questions théoriques sont à préparer avant de venir en TP
(la préparation peut être demander en début de séance et doit être jointe au
compte rendu en fin de séance)
B– Manipulation
Une validation de chaque partie expérimentale doit être faite avec un
responsable de TP.
Hélène LEYMARIE // Thierry PERISSE
2
TP1
BOUCLE A VERROUILLAGE DE PHASE (4046)
Le but de ce TP est de caractériser la boucle à verrouillage de phase en statique et en dynamique, puis d’en
définir les plages de capture et de maintien. En tant que système asservi, on n’omettra pas de vérifier les
conditions de stabilité du système.
1 Brefs rappels théoriques
Page 1/13
Page 2/13
Page 3/13
2 Présentation du circuit intégré 4046
L’étude expérimentale de la PLL sera réalisée grâce au composant HCF4046 qui est un circuit intégré de la
famille CMOS 4000. Il se compose d’un oscillateur linéaire commandé en tension (OCT ou VCO) et de deux
comparateurs de phase au choix. C’est un circuit intégré « classique » pour réaliser une boucle à verrouillage de
phase numérique. Les applications les plus courantes de la PLL (Phase Locked Loop) sont la démodulation de
fréquence, la synthèse de fréquence, la reconstitution de porteuse dans certains cas de démodulation AM,
décodeur stéréophonique …
Schéma équivalent et brochage en boitier DIL :
Page 4/13
3 Travaux pratiques
I ETUDE STATIQUE DE LA PLL
Ia) Etude du VCO
Le circuit sera alimenté par une tension Vcc = 15 V.
Il est nécessaire de découpler l'alimentation par un
condensateur de 4,7 µF.
On prend C1 = 470 pF, R1 = R2 = 100 kΩ. (ces valeurs sont à obtenir précisément)
En utilisant la documentation technique du 4046 (annexe 1), déterminer Fmin, Fmax, FL et f0.
On donne Fmin = F0 - FL et Fmax = F0 + FL.
Tracer la fréquence du signal de sotie V4 (nommée fs) en fonction de V9 pour V9 variant de 0 V à 16 V.
En déduire la pente K0 du VCO (K0 = ∆ω/∆u rd V-1 s-1) et la fréquence F0.
Comparer Fmin et Fmax aux valeurs effectivement obtenues.
Ib)- Etude du comparateur de phase 1 (CP1)
Le tracé de la caractéristique du comparateur de phase s’effectue ici lorsque le système est bouclé.
Mesurer précisément la résistance R3 et C2 du filtre passe bas. Câbler le montage et visualiser à l’oscilloscope
V14,V4 et V9. Conclure.
Tracer la tension V9 (mode DC du voltmètre) en fonction du déphasage Φe-Φs lorsque la PLL est verrouillée
(Fe=Fs).
En déduire la pente Kd de la caractéristique (V/rad). Comparer la à la valeur théorique.
Page 5/13
II ETUDE DYNAMIQUE DE LA PLL
II a) Stabilité de la PLL
A l’aide de l‘annexe 2, déterminer si le système est stable ou non pour une résistance R3 égale à 10 Kohms et
des capacités C2 égales à 1 nF ou 10 nF. A quoi sert le filtre passe bas ? Expliquer le compromis stabilité
/filtrage et trouver une solution. Par un souci de simplicité de câblage, le filtre passe bas sera par la suite
constitué de R2 et C3 seulement (R4 = 0).
II b) Mesure des fréquences d'accrochage (capture range) et de verrouillage (loock in
range)
En augmentant progressivement la fréquence Fe du signal d'entrée, noter la fréquence Fc1 où la PLL se
verrouille (Visualiser V14 et V4). En continuant d'augmenter Fe, noter la fréquence FL2 où la PLL décroche.
Faire la même étude pour les valeurs décroissantes de Fe, noter les fréquences Fc2 et FL1.
FC1
FL2
Fe valeurs croissantes
Fe valeurs décroissantes
FL1
FC2
En déduire les plages de capture FC2- FC1= 2 ∆ FC et de verrouillage FL2- FL1 = 2∆ FL. Refaire les mesures pour
une capacité C2 = 10 nF.
Expliquer les phénomènes de déverrouillage et de capture puis comparer vos résultats aux valeurs théoriques
trouvées dans la notice technique.
II c) Verrouillage sur les harmoniques
Pour C = 1 nF, la boucle étant verrouillée, visualiser les tensions V4 et V14. Faire varier la fréquence du signal
d'entrée de 0 à 100kHz. Que se passe-t-il ? Conclure quant-à l'utilisation de ce dispositif pour une restitution de
porteuse AM en vue d'une détection synchrone.
II d) Modélisation du système bouclé d’ordre 2
Le but de cette manipulation est d’observer la réponse de la PLL à un échelon indiciel appliqué à l’entrée de la
PLL.
Il s’agit d’un échelon de fréquence Fe. Ce dernier sera obtenu à l’aide d'un générateur Agilent en réalisant une
modulation de fréquence. Il s'agit d'une modulation FSK réalisée à partir d'un échelon de tension interne noté
Umodulant. La fréquence Fe doit être comprise dans la plage de capture. La tension interne Umodulant est un
signal carré de fréquence égale à 100Hz ou à 1 Hz selon les mesures à effectuer.
L’échelon de fréquence Fs en sortie de la PLL est observable sur la patte 9 (entrée du VCO de la PLL).
Pourquoi ?
Page 6/13
On choisira C2 égale à 10 nF.
Régler le générateur Agilent pour réaliser la modulation FSK . Vérifier que la PLL est bien verrouillée.
Observez à l’oscilloscope la tension V9. Conclure.
On modélise la PLL par un système du second ordre de fonction de transfert T(p)= Fs(p)/Fe(p) avec
p2
+2
ω
T(p) = 0
1
m
ω0
p +1
En observant V9, mesurer le dépassement d et la pseudo pulsation ωp .
Comparer ces valeurs aux valeurs théoriques.
On donne :
Dépassement
d = exp(
− πm
1− m
2
)
Pseudo Pulsation ωp = ω0 . 1− m 2
avec
ω
0
=
KoKd
τ
1
et m = 2 .
1
Ko. Kd .τ
III MEME ETUDE AVEC LE COMPARATEUR DE PHASE 2
Principe du comparateur de phase 2 :
- Si V3 est en avance de phase par rapport à V14, V13 est mis à zéro pendant un temps proportionnel à ce
déphasage.
C se décharge alors à travers R et V9 diminue, donc la fréquence F3 également. V3 se trouve donc "retardé".
- Si V3 est en retard de phase par rapport à V14, V13 est mis à VCC pendant un temps proportionnel à ce
déphasage.
C se charge alors à travers R et V9 augmente, donc la fréquence F3 également. V3 se trouve donc "avancé".
Page 7/13
- Si V3 et V14 sont en phase, V13 est à l'état haute impédance. C reste alors chargé, donc V9 = cte et F3 =
cte.
III a) Stabilité de la PLL
A l’aide de l‘annexe 2, déterminer si le système est stable ou non pour une résistance R3 égale à 6.8 Kohms, R4
à 1 Kohm et une capacité C2 égale à 159 nF.
III b) Mesure des fréquences d'accrochage (capture range) et de verrouillage (lock in
range)
Mesurer les fréquences de verrouillage et de capture. Comparer les avec les valeurs théoriques données dans la
documentation technique.
III c) Verrouillage sur les harmoniques
Visualiser V4 et V14 lorsque la boucle est verrouillée. Faire varier Fe de 0 à 100 Khz. Existe t-il un verrouillage
sur les harmoniques sur la fréquence d'entrée.
Conclure quant-à l'utilisation de ce dispositif pour une restitution de porteuse en modulation d'amplitude (AM)
en vue d'une détection synchrone pour une émission de France Inter par exemple ( 162 KHz).
Bibliographie :
« Boucles à verrouillage de phase » Michel Girard Edisciences
ftp://ftp.discip.crdp.ac-caen.fr/discip/physapp/bts/electronique/107.pdf
http://iut-tice.ujf-grenoble.fr/ticeespaces/GTR/tn/monsite/modtn/tp/TextesTP/cycle2A-1/PLL/TpPll.pdf
Page 8/13
Annexe 1 : DOCUMENTATION TECHNIQUE DU 4046 (EXTRAIT)
Page 9/13
Page 10/13
ANNEXE 2 : ETUDE DE LA STABILITE
Page 11/13
DOCUMENT REPONSE : Travaux pratiques
I caractéristiques statiques
Ia) caractéristique statique du VCO
V9(mode
DC
voltmètre)
Fs (Hz)
Pente Ko expérimentale(rad/s/V) =
Pente Ko théorique(rad/s/V) =
Fo =
Fmin =
Fmax =
Ib) caractéristique statique du comparateur de phase
R3mesurée =
C2mesurée =
Conclusion des chronogrammes V14, V4 et V9 :
V9(mode
DC
voltmètre)
Φe-Φs
(°)
Pente Kd expérimentale (V/rad) =
Pente Kd théorique (V/rad) =
II caractéristiques dynamiques : Comparateur de phase 1 et filtre passe bas1
IIa) stabilité
IIb) Mesure des plages de verrouillage et de capture
Valeurs de
C2
Plage de
verrouillage
expérimentale
2 ∆ FL
Plage de
verrouillage
théorique
2 ∆ FL
Plage de
capture
expérimentale
2 ∆ FC
Plage de
verrouillage
théorique
2 ∆ FL
C=1nF
C = 10 nF
Explications des phénomènes de capture et de déverrouillage
Page 12/13
II c) Modélisation du système d’ordre 2
Valeurs de
C2
dépassement
expérimental d
dépassement
théorique d
Pseudo
Oscillation
Expérimentale
ωp
Pseudo
Oscillation
théorique
ωp
C=10 nF
m théorique =
ωo theorique =
II d) Verrouillage sur harmoniques
III caractéristiques dynamiques : Comparateur de phase 2 et filtre passe bas 2
IIIa) stabilité
IIIb) Mesure des plages de verrouillage et de capture
Valeurs de
C2
Plage de
verrouillage
expérimentale
2 ∆ FL
Plage de
verrouillage
théorique
2 ∆ FL
Plage de
capture
expérimentale
2 ∆ FC
Plage de
verrouillage
théorique
2 ∆ FL
C=159 nF
Etude des phases de V14,V4 et V9 :
III c) verrouillage sur harmoniques
Page 13/13
TP2
PLL Application modulation et démodulation FM
TP2 Application PLL FM
Application CI PLL 4046
I Modulation de fréquence (ou de phase):
I-1 Principe:
On utilise la PLL 4046 alimentée en +15v avec son comparateur de phase 1 et le filtre passe bas RC.
On réalise une modulation en ajoutant un signal modulant Vm(t)=Vmcos(2πfmt) à l'entrée du VCO. La tension de sortie est
alors modulée en fréquence ou en phase.
Pour simplifier les calculs, on supposera que Ve(t)=Vecos(2πf0t+ϕe) et Vs(t)=Vscos(2πf0t+ϕs).
A partir du schéma bloc en grandeurs phases, et en prenant Ve comme origine des phases (ϕe=0), déterminer les fonctions de
transfert: φs(p)/Vm(p) puis ∆fs(p)/Vm(p) (2π∆fs=dϕs/dt).
Calculer la fréquence de coupure fc de ∆fs(p)/Vm(p). Déterminer le type de modulation suivant la valeur de fm par rapport à
fc.
En supposant dans un premier temps U0=VDD/2 puis U'0=VDD/2, déterminer l'expression du signal modulé pour les deux
types de modulation.
I-2 Caractéristiques des éléments de la PLL:
Calculer R0 et C0 du VCO pour avoir f0=50 kHz (R2 ∞).
Mesurer K0, la fonction de transfert du VCO (en Hz/v).
On choisit une fréquence de coupure du filtre de 500Hz (R=10kΩ, C=33nF). Calculer la fréquence de coupure fc (Kd=VDD/
π).
I-3 Modulation:
Appliquer la tension modulante (Vm=0,5v).
Observer le signal modulé à l'aide de l'analyseur de spectre, ainsi que les tensions U0 et U'0 pour différentes valeurs de fm.
Commenter.
Thierry PERISSE
1
TP2
PLL Application modulation et démodulation FM
II Démodulation de fréquence:
II-1 Principe:
Le signal d'entrée est modulé en fréquence grâce à deux GBF.
Si les performances dynamiques de la boucle lui permettent de maintenir une erreur de fréquence nulle, la tension à l'entrée
du VCO est l'image des variations de la fréquence du signal d'entrée.
La fréquence centrale de la PLL doit être égale à celle de la porteuse. Calculer R0 et C0 du VCO pour avoir f0=50 kHz (R2
∞).
II-2 Étude de la démodulation:
Calculer la fonction de transfert : U(p)/∆fe(p).
Déterminer les paramètres imposant le choix des éléments du filtre.
Visualiser la tension de sortie pour différents signaux modulants (sinus, triangle et carré), et pour différentes valeurs de la
fréquence de coupure du filtre (100 Hz, 500 Hz, 1 kHz).
Observer les limites de variations de la fréquence et de l'amplitude du signal modulant. Expliquer.
Synoptique de la modulation de fréquence
Synoptique de la démodulation de fréquence
Thierry PERISSE
2
TP2
PLL Application modulation et démodulation FM
Présentation de la maquette
PLL 4046
Cette maquette permet l’étude des fonctionnements statique et dynamique de la PLL intégrée 4046, et de réaliser les applications suivantes:
- modulation de fréquence et de phase.
- démodulation de fréquence.
- synthèse de fréquence.
Sont fournis avec la maquette:
- le schéma synoptique.
- le schéma de la face avant.
- le détail de chaque élément de la maquette.
- la documentation de la PLL 4046.
Thierry PERISSE
3
TP2
Thierry PERISSE
PLL Application modulation et démodulation FM
4
TP2
PLL Application modulation et démodulation FM
PRÉSENTATION DES ÉLÉMENTS DE LA MAQUETTE
1 alimentation:
La PLL peut être alimentée sous VDD = 5, 10 ou 15V.
L’alimentation des circuits auxiliaires (amplificateurs opérationnels ...) se fait avec VCC = -15V et +VCC = +15V. La masse VSS est commune.
2 Comparateur de phase:
La PLL contient deux comparateurs de phase différents. Le choix entre ces deux
comparateurs se fait en sortant avec un fil sur les sorties notées PC1 ou PC2. Les
deux entrées du comparateur sont le signal d’entrée « sign » appliqué par l’utilisateur, et le retour de la boucle « comp in » relié intérieurement.
3 Filtre passe bas:
ou
Il est possible de réaliser deux types de filtre passe bas en connectant des éléments
extérieurs.
Thierry PERISSE
5
TP2
PLL Application modulation et démodulation FM
4 Sommateur:
Schéma de câblage du sommateur :
V modul
+VCC
R5
10k
3
R4
7
10k
TL072
TL072
-VCC
R2
10k
R3
10k
L’interrupteur 1 possède trois positions:
- haut (modul): envoie à l’entrée du VCO la somme d’un signal extérieur et de
la sortie du filtre passe bas.
- milieu (∅): le VCO et le filtre passe bas sont déconnectés.
- bas (FPB): le VCO et le filtre passe bas sont directement reliés.
5 VCO:
La fréquence centrale du VCO est réglée par les éléments extérieurs C1, R1, et R2.
Le potentiomètre est en série avec R1 pour un ajustement précis de la fréquence
centrale. L’entrée du VCO est accessible directement sur la patte 9 ou par un suiveur
sur la patte 10.
Thierry PERISSE
6
TP2
PLL Application modulation et démodulation FM
6 Compteur:
L’interrupteur 2 possède trois positions:
- haut (VCO): le VCO est directement relié au comparateur de phase.
- milieu (Æ): le VCO et le comparateur de phase ne sont pas connectés.
- bas (¸N): un compteur modulo N est inséré entre le VCO et le comparateur de
phase. N peut prendre les valeurs 1 à 99 grâce aux deux roues codeuses.
Schéma de câblage du compteur:
COMPT in
COMPT out
U1
2
4
12
13
3
3
1
4001
5
15
1
9
10
U2
A
B
C
D
QA
QB
QC
QD
CI
CLK
PE
B/D
U/D
CO
6
11
14
2
4
12
13
3
7
5
15
1
9
10
QA
QB
QC
QD
CI
CLK
PE
B/D
U/D
CO
6
11
14
2
7
1
2
3
4
R1
R2
R3
R4
R5
R6
R7
R8
C
1
2
3
4
2
3
4
5
6
7
8
9
4029
1
4029
A
B
C
D
Reseau 10 k
VCC
Thierry PERISSE
1
2
3
4
ROUE CODEUSE
UNITES
1
2
3
4
ROUE CODEUSE
DIZAINES
7