Transcript X*CCD*****ASIC

X線CCD読み出し用ASICについて
2008.2.18
松浦大介、中嶋大、常深博
資料内容
• ASICの概要
– 開発目的
– CCDの信号処理方法
– 阪大ASIC紹介
• ASIC回路構成
• 性能
• X線CCDと組み合わせた試験結果
– セットアップ
– 試験結果
– 4出力の平均をとった結果
X線天文学におけるX線CCD
宇宙からのX線は地球大気で吸収されてし
まうために、観測機器を人工衛星に搭載し
て天体観測を行う。
http://www.astro.isas.ac.jp/astroe/
現在のX線天体観測における一般的な光学系
©ISAS/JAXA
X線イメージ
©Chandra/ACIS
©NASA
X線望遠鏡
X線CCD
焦点面検出器
X線スペクトル
X線CCDは優れた撮像能力と適度な分光性能を持つバランスのとれたX線検出器。
X線CCDと可視光CCDの比較
検出するエネルギー
１光子当たりのCCD
で発生する電荷
信号電荷
可視光CCD
3～6 eV
1～2 個
数万～数10万個 （光子を積分）
X線CCD
0.3～10 keV
80 ～2700 個
80 ～2700 個 （光子計測）
LSI開発の動機
問題点：時間分解能が悪い（数秒） -> X線天体の時間変動は数10ミリ秒 対応不可
原因
１．読み出し雑音を抑えるために１画素当たりの読み出しを速くできない
２．読み出す画素数に対して読み出しノードが少ない
改善策 １画素当たりの読み出し速度はそのままで読み出しノードを増やし、
並列信号処理を行う。
CCDの典型的な読み出し速度
１画素当たり10μ秒
100万画素を１つのノードより読み出すと10秒かかる。
ノードを100個に増やせば読み出し時間は100ミリ秒に改善する。
しかし、ディスクリートな部品で数百系統の回路の実現は困難である。
読み出し回路のLSI化
CCDからの出力信号と信号処理方法
5us
１画素
0.5V
信号成分
雑音成分
・ホワイト雑音
・1/f雑音
シグナルレベル
信号成分
強度
フローティング
レベル
sin2i  1x

2i  1
i 0
  f m 
noise  N 1   C  
  f  


n
バンドパス
フィルターが必要。
プリアンプ倍率26倍
温度－60度。
1/f雑音
フローティングとシグナルレベル差
→画素の信号波高値
ホワイト雑音
周波数 (f)
積分型相関２重サンプリング : iCDS
(integrated Correlated
Double Sampling)
フローティングとシグナルレ
ベルの電圧を一定時間積
分し、その差を読み出す。
F
F
S
－
S
=
出力
読み出すCCDの仕様
CCD-NeXT2
ウェハ
撮像領域
読み出し口数
Full well
CCD-NeXT2
Ｐ型
24mm x 48mm
4個
200ke- →700mV
CCD-NeXT2仕様書参照
2k4k
ウェハ
撮像領域
読み出し口数
Full well
Ｎ型
30mm X 30mm
4個
100ke- →500mV
2005.12の浜ホト会議の資料参照
目指すASICの仕様
読み出し回路数 4個以上
ダイナミックレンジ Full well（1V）
読み出し速度
1MHz
雑音
30 uV以下 @ 100kHz
Pch 2k4k
ASICの写真
阪大ASICの紹介
ASIC仕様
チップサイズ
チャンネル数
電源
製造プロセス
8 mm
8 mm X 2.5 mm
2
2.5 V
TSMC 0.25um CMOS
ISAS/JAXA（PI：池田博一教授）で開発を進めている
2.5 mm
回路IP (OPEN
IP)を用いて回路設計を行った。
回路ダイアグラム
真空層
LSIチップ
増幅
増幅
※ウィルキンソン型ＡＤＣ
iCDS回路の構成と動作
ゲート信号１
CCD信号入力
AD変換が終了するまで
積分器の出力を保持する。
フローティング
レベル用
to ADC
ゲート信号２
Ti
Ti
シグナル
レベル用
Tg
to ADC
それぞれの電圧レベルの積分を行い、AD変換した出力を引き算する。
①
iCDS回路の出力波形
CCD擬似信号
フローティングレベル用
フローティング
②
③
①
④
シグナル
積分回路とホールド回路のゲート信号
②
③
⑤
シグナルレベル用
ホールド回路の出力
GND
④
⑤
ウィルキンソン型ADCの回路構成
コンパレータ
iCDS回路
ラッチ回路
FFPx12
ランプ回路
クロック(fclock)
12ビットカウンタ
4096
4096
AD変換時間 

 20s
f clock 200MHz
コンパレータ
とラッチ回路を増やすだけで、ADCの数を増やすことができる。→多チャンネル化が容易
ウィルキンソン型ADCの出力波形
取得したデータより作成したヒストグラム
CCD擬似信号
積分出力
Floating 積分出力
それぞれの値を引き算したヒストグラム
RAMP 信号
WIDTH信号
WIDTH信号
ＣＣＤ信号の読み出し
X線イメージ（約6keV）
24mm
常深研と浜ホト
で共同開発したX線CCD
4.8 mm
X線スペクトル
既存のシステム
counts
counts
ASIC
性能
読み出し雑音
エネルギー
分解能(5.9 keV)
読み出し速度
5.9 keV
710eV
25 kHz
6.5 keV
エネルギー (keV)
エネルギー (keV)
55個
既存のシステムと比較し
て雑音レベルが10倍大き
かった。
雑音源と改善策
既存のiCDS回路のカットオフ周波数は約1MHz。
高抵抗をポリシリコンではなく、電子回路で置き換えた。
雑音源
1pF
100 pF
10 kΩ
1MΩ
LSI化
OTA
実装面積の比較
1MΩの抵抗の代わりに、1MΩ相当のOTA
・抵抗
23.2 um2/1K
を用いれば実装面積を約1/10にできる。
2
・OTA
2800 um /数100k～数GΩ
設計方針の変更
積分方式
C
多重サンプリング方式
C
SC回路
Cs
R
設計方針変更
R = 1/f Cs
f : サンプリング周波数
Cs = 60 fF, f = 16 MHz
R = 1 MHzを実現可能。
ASICの紹介２
MND01のマスクレイアウト
MD01の写真
1channel
3 mm
3 mm
3 mm
80ピンのQFPにパッケージング。
2チップのピン配置は同じ。
ASIC仕様
チップサイズ
チャンネル数
電源電圧
製造プロセス
3mm x 3mm
4
3.3V
TSMC※0.35umCMOS
※Taiwan Semiconductor Manufacturing Company
デジタル部分、パッドはISAS/JAXAの池田先生が開発した回路
IP(OPEN IP)を使用。
15 mm
回路構成
1チャンネルの回路構成
X-ray CCD
ビットストリーム(155ビット)
Preamplifier
5-bit DAC
odd
DS modulator
00101010010111
0101111…..
even
DS modulator
00101010010111
0101111…..
J. P. Doty US patent serial number 11/307435,
international patent serial number PCT/US2006/004330
CCD信号
回路機能
・Preamplifier
・5-bit DAC
・DS modulator
入力信号を増幅。増幅率は0.6～10倍を9段階
で可変。ただし、MD01は10 倍の一定値。
シグナルレベルに電圧を与え、不必要な電圧
レベルを打ち消す。
バンドパスフィルター兼ADC。読み出し周波数
を上げるために1チャンネル当たり２つの
モジュレータを実装。
信号波形
それぞれの信号波形のテストポイント
A. Input signal
20us
20mV
1チャンネルの回路構成
A
Preamplifier
5-bit DAC
B
odd
DS modulator
C
even
DS modulator
D
B. Output of
100mV
Preamplifier (x10)
C. Output of odd modulator
1V
D. Output of even modulator
1V
1st
DS
modulatorの構成
Integrator
order モジュレータ
Sampling
circuit
Comparator
(1-bit ADC)
Input
出力電荷の極性
変換が可能
Output
Reference
voltage
1-bit DAC
Z関数モデル Z 1  e  j 2fTclk
Tclk クロック周期
f
周波数
E(z) 量子化雑音
Y(z)
U(z)
V(z)
Z 1
V ( z)  Y ( z)  E( z)
 U ( z )  Z 1 Y ( z )  V ( z )   E ( z )
Z 1
 U ( z )  (1  Z 1 ) E ( z )
 U ( f )  2 sin(fTclk ) E ( f )
Noise shaping （highpass filter）
モジュレータの次数を増やすとNoise
shapingの効果が上がる。阪大ASIC
は2nd orderのモジュレータ。
→SN改善
Power spectrum density
デシメーション
V ( z)  U ( f )  2 sin(fT ) E( f )
clk
出力に含まれる高周波の量子化雑
音を取り除くために、デシメーション
フィルター（lowpass filter）が必要。
x(n) : n-th 出力
w(n): フィルター係数
Decimation filter
n 155

(2  x(n)  1)  w(n)
ASIC出力
n 1
00101010010
  w(1)  w(2)  w(3)  w(4) 
111010111…
信号処理のダイアグラム
デシメーションフィルター
信号 (lowpass filter)
量子化雑音
Noise shaping
Frequency
AD変換値
フィルター係数とサンプル数により
ADCの分解能が決まる。
CCD
signal
DS modulator
Post
Reset Deint
Int
フローティングレベルとシグナルレベルをそれぞれ35回サンプリングし相関をとる。さらに
85回モジュレータを回す。
H
H
U  H
H
E
35thsampling
correlation
decimation
noise shaping
読み出し周波数 V.S. 雑音 (MND01)
170
150
MD01
最大読み出し周波数（156kHz）
ch0e
ch1e
ch2e
ch3e
ch0o
ch1o
ch2o
ch3o
130
noise (uV)
110
90
70
50
30
10
10
100
1000
Pixel rate (kHz)
MD01の雑音はpixel rate 19.5kHzで約34uVであった。
雑音面ではMD01より劣る。
10000
注：入力電圧差0mV – 20mV
45uV
@19.5kHz
65uV
@625kHz
S/N比 : 40mV/45uV => 約890
読み出し周波数 V.S. 消費電力
Power consumption (mW)
140
MND01 VCC=3.3V
130
MND01 VCC=3.5V
120
MD01 VCC=3.3V
110
MD01 VCC=3.5V
100
90
80
70
60
MD01
最大読み出し周波数（156kHz）
10
100
1000
10000
Pixel rate (kHz)
MD01の電力が読み出し周波数と共に下がるのは、
内部回路の速度が対応できないため。
80mW
100mW
MND01は読み出周波数625kHzでも回路は十分に動作している。
@19.5kHz
@625kHz
MD01とMND01の性能比較
MD01の性能
INL（積分非線形性）
入力レンジ
読み出し速度
消費電力
雑音（入力電圧換算）
0.2%
±20mV
156 kHz
70mW ※
34uV ※
低雑音読み出し用
MND01の性能
INL（積分非線形性）
入力レンジ
読み出し速度
消費電力
雑音（入力電圧換算）
1.4%
±300mV （プリアンプゲイン最小時）
625 kHz
80mW ※
100mW ☆
※ : pixel rate = 19.5KHz
45uV ※
☆: pixel rate = 625KHz
65uV ☆
高速読み出し用
目標の性能
入力レンジ
読み出し速度
雑音（入力電圧換算）
1V
1 MHz
30uV @ 100 kHz
資料内容
• ASICの概要
– 開発目的
– CCDの信号処理方法
– 阪大ASIC紹介
• ASIC回路構成
• 性能
• X線CCDと組み合わせた試験結果
– セットアップ
– 試験結果
– 4出力の平均をとった結果
阪大試験装置概略
真空層
デシメーター (VHDL)
CCD board
CCD
Analog Signal
ASIC
outputs
DP (CPU & FPGA)
“Armadillo system “
digital Signal
(LVDS)
MiKE system
ASICを実装したCCD読み出し基
板(CCD board)は3種類製作した。
CCD NeXT2の写真
CCD NeXT2
CCD NeXT2素子の評価試験結果は
2007.7.24の中本HPK会議資料参照。
本実験セットアップの写真
CCD
NeXT2
CCDの仕様
画素サイズ
画素数
読み出し口数
変換係数
ASIC
24um x 24um
2k x 2k
4
4.05 uV/e-
(2007.7.24中本発表資料より)
駆動条件
温度
ピクセルレート
－100度
44 kHz
期待する雑音 
ASIC単体雑音
34(uV )

 8.5(e  )

変換係数
4.05(uV / e )
Pch 2k4k
Pch 2k4k の写真
Pch 2k4kの評価試験結果は
2007.10.05の中本HPK会議資料参照。
本実験セットアップの写真
CCDの仕様
画素サイズ
画素数
読み出し口数
変換係数
15um x 15um
2k x 4k
4
5.51 uV/e-
Pch 2k4k
(2007.10.05中本発表資料より)
シリアル番号
BI2-24-4K-1
ASIC
駆動条件
温度
ピクセルレート
ビニング
－70度
41.5 kHz
4
期待する雑音 
ASIC単体雑音
34(uV )

 6(e  )

変換係数
5.51(uV / e )
イメージ
CCD NeXT2を用いて取得した金属メッシュのＸ線透過画像。
X線入射窓の影
遮蔽に用いた金属メッシュの模
様がはっきりと得られた。
50 mm
Ｘ線屈折コントラスト画像
蟻
メダカ
http://wwwxray.ess.sci.osaka-u.ac.jp/~uchida
各CCD 試験結果(MD01)
Mn Ka (5.9 keV)
counts
Mn Kb
(6.5 keV)
Si escape
Si line
読み出し雑音 ( NeXT 2) 2  MD01単体雑音2  その他の雑音
2

2
 34(e ) 

  4.5(e(keV)
 
)
Energy
3
.
8
(
uV
/
e
)



Pch 2k4k
Mn Ka (5.9 keV)
counts
Mn Kb
(6.5 keV)
読み出し雑音 (2k 4k ) 2  MD01単体雑音2  その他の雑音
2
 34(e  ) 

  4.1(e(keV)
7(e )  
)
 Energy
 6(uV / e ) 



2
16
14
12
10
8
6
4
2
0
next2
2k4k
ch1
ch2
ch3
ch4
1
2
3
4
0
Energy resolution (eV)
10(e )
Readout noise (e-)
CCD NeXT2
5
230
210
190
170
NeXT2
2k4k
150
130
0
ch1
ch2
ch3
1
2
3
4ch4
5
CCD NeXT2 試験結果(MND01)
Readout noise (e-)
chain0o
20
10
0
200
Energy (keV)
100
読み出しノイズ: 17eエネルギー分解能: 217(±5)eV
(読み出し速度 44kpixels/sec)
Energy resolution (FWHM)
at 5.9keV
0
ch0
ch1
ch2
ch3
even/odd even/odd even/odd even/odd
４出力の平均をとる (MD01)
channel 1
channel 2
channel 3
１つの信号を４チャ
ンネルに入力
4出力の平均をとる
channel 4
それぞれのチャンネルの雑音が独立ならば、期待される雑音は各
チャンネルの半分となる。加えてクロストークの確認。
この方法によりASIC単体雑音は34uV から期待通り18uV改善し
た.
NeXT2 平均 (MD01)
Mn Ka (5.9 keV)
Mn Ka (5.9 keV)
Mn Kb
(6.5 keV)
counts
counts
Mn Kb
(6.5 keV)
Energy (keV)
Energy (keV)
読み出し雑音
エネルギー分解能
10 e164 eV
読み出し雑音
エネルギー分解能
読み出し雑音 ( NeXT 2) 2  MD01単体雑音2  その他の雑音
2
 18(uV ) 
  2.8(e  )
5.5(e )  
 
 3.8(uV / e ) 



2
5.5 e139 eV
Pch 2k4k 平均 (MD01)
Mn Ka (5.9 keV)
Mn Ka (5.9 keV)
Mn Kb
(6.5 keV)
counts
counts
Mn Kb
(6.5 keV)
Energy (keV)
Energy (keV)
読み出し雑音
エネルギー分解能
7 e146 eV
読み出し雑音
エネルギー分解能
読み出し雑音 (2k 4k ) 2  MD01単体雑音2  その他の雑音
5.6(e )

2
2
 18(uV ) 
  4.7(e  )
 
 
 6(uV / e ) 
5.6 e135 eV
外部雑音が支配的なレベル
まで読み出し回路の雑音は
下がっている。
MD01
MND01
INL（積分非線形性）
入力レンジ
読み出し速度
消費電力
雑音（入力電圧換算）
まとめ
0.2%
±20mV
156 kHz
70mW ※
34uV ※
CCD NeXT2 読み出し試験結果
読み出し雑音
10e- (1ch)
エネルギー分解能 (FWHM) 164 eV (1ch)
Pch 2k4k読み出し試験結果
読み出し雑音
7 e- (1ch)
エネルギー分解能 (FWHM) 146 eV (1ch)
INL（積分非線形性）
入力レンジ
読み出し速度
消費電力
雑音（入力電圧換算）
18uV (4チャンネル平均) ※
5.5 e- (4チャンネル平均) 〒
139 eV (4チャンネル平均) 〒
5.6 e- (4チャンネル平均) ♨
135 eV (4チャンネル平均) ♨
1.4%
±300mV （プリアンプゲイン最小時）
625 kHz
80mW ※
100mW ☆
45uV ※
65uV ☆
CCD NeXT2 読み出し試験結果
読み出し雑音
17 e- (1ch) 〒
エネルギー分解能 (FWHM)
217 eV (1ch) 〒
※ : pixel rate = 19.5KHz
☆: pixel rate = 625KHz
〒: pixel rate = 44 kHz
♨: pixel rate = 41.5 kHz
応答関数
H35thsampling  Hcorrelation U  Hdecimation  Hnoise shaping  E
1  Z 35
1  Z 155
35
1

(
1

Z
)
U
(
z
)


(
1

Z
)  E( z)
1
1
1 Z
1 Z
2 sin(35fTclk )
2 sin(155fTclk )
 2 sin(35fTclk )U ( f ) 
 2 sin(fTclk ) E ( f )
2 sin(fTclk )
2 sin(fTclk )
155th sincフィルター関数
応答関数
H 35th sampling : Response of multi-sampling (35 clock)
H correlation : Response of correlation (35 clock)
Response of total
H noise shaping : Noise transfer function (1st order)
読み出し周波数 V.S. 雑音 (MD01)
積分回路
iCDS フィルター関数
tinteg
H int eg 
 tint eg
RC f s
(1  exp(stint eg ))
H sub  1  exp(stinterval )
2
H total  H int eg H sub
2
2
s  j 2f
2
 tint eg 
 1  exp( j 2f  tint eg ) 2 1  exp( j 2f  t sub ) 2
 
 RC 
2
 tint eg 
 2  2 cos(2f  tint eg ) 2  2 cos(2f  t sub ) 
 
 RC 
iCDSの効果
Vin
iCDSフィルター H(s)
Vout
Vout (s)  H (s) Vin (s)
積分型相関２重サンプリングのフィルター H(s)
相関
ローパス
強度
信号成分
1/f雑音
ホワイト雑音
周波数
参考
Scientific Charge-Coupled Devices
MD01
その他変更点
コントロール信号
LVDS規格
ASIC
出力信号
LVDS規格
終端
抵抗
ASIC
driver
decimator
終端抵抗がASIC内部にあったため、１つのドライバーで複数の素子を駆動できなかった。
MND01
コントロール信号
LVDS規格
ASIC
driver
ASIC
出力信号
LVDS規格
終端
抵抗
decimator
終端抵抗のオン、オフが
可能なため、複数のチッ
プが駆動可能。
½ CCD
試験で使用したX線CCD
画素サイズ
画素数
X線入射方式
ASIC
12 cm
X線CCD
17 cm
24 um X 24 um
256 X 256
表面照射型
LSIの性能
55Fe
X線イメージ
55Feのスペクトル
5.9 keV
6.5 keV
Si エスケープ
遮蔽に用いたマスクの形がはっきり
見えた。
読み出し雑音
11eエネルギー分解能 (5.9 keV) 168±3 eV
読み出し速度
44 kHz
Matsuura et al. SPIE Proc. (2007)
年次大会（2007年）春季大会で報告。
INL 試験結果 V.S. シミュレーション(MND01)
ポストレイアウトミュレーション結果
Residual
Residual
ADC results
ADC results
試験結果
ASIC入力電圧差 (V)
INL 1.4%
ASIC入力電圧差 (V)
INL 1.5%
ポストシミュレーションの時点でINLはMD01より劣ることは確認可能であった。
今回、シミュレーション結果のフィードバックができなかった。
入力電圧差 -20mV
の場合のscatter plot
右図はMND01内の8つの
ΔΣモジュレータの出力
(ADC results)をそれぞれ横
軸をピクセル番号としてプ
ロットしたもの。
いくつかのチャンネルで跳
びが見られる。特に入力電
圧差がマイナスの場合に頻
繁に発生する。これが起こる
原因は現在調査中。