Transcript Two-reactance Matching Network

Mihai Albulet
윤석현
-서론 RF bias 회로에서 Class A, Class AB 는 선형작동.
 Bias Circuit 의 필요 요건은 재현성, 적응력, 온도 안정성을 포함한다.
 보통, minimum IMD 는 peak collector current 1 to 10 % 의
Quiescent collector current 가 요구된다.


BJT 와 MOSFET 은 공통적으로 emitter resister 이 부재.
Small signal amplifiers 이고 quiescent point 보장한다. 하지만 RF PA
에서 사용되는것이 회피된다. 극단적으로 안정적인 RF decoupling
을 emitter(or source) to ground 에서 제공하는 것이 힘들다.

Low impedance voltage source 제공하기 위해 clamping diode 사용
큰 값의 capacitor 는 AC impedance 제거 위해 diode 사이에 연결
Quiescent current 는 R 에 의해 조정 할수 있다.
Diode 와 RF transistor 사이의 DC 특성 유사함.

주요 단점은 낮은 efficiency





Fig 2-20 에서 보면 다이오드 순방향 전류 흐르고 R 에서 파워 소모
이런 단점 극복 위해 clamping diode 적용한 emitter follower 사용.( Fig
2-21 참조)



완전한 temperature tracking 을 위해 diode 와 RF power transistor 은
유사한 DC parameter 가져야 함.
유사한 parameter 의 문제는 byistor 로 해결 가능 하며 값은 차이를
가지는 small signal resistor 포함. (Fig 2-21)
Additional variable resistor 은 RF transistor 의 quiescent collector
current 의 수정은 참작하기 위해 요구됨.



Bjt 의 간단한 bias source 는 Fig 2-22
L 은 Q의 collector inductance (RF choke)
C2 는 DC –supply decoupling 보장.
Fig 2-22(a)
 RF transistor 의 collector current 가 증가하면 R 에 voltage drop 증가,
Q1 의 Vbe 감소. ->Q1 의 collector current 감소 원인
 그 결과 Q 의 베이스 전류 감소, Q 의 컬렉터 전류 고정.
Fig 2-22(b)

Vz 높은 값 선택하면 R 에서 소모되는 파워 증가.

R2 는 Q1 에서 소모되는 파워 제거하는데 사용.

Bjt 에서 class C 는 zero bias 사용

RF choke 는 ground 연결 -> Vbe = 0

Negative bias voltage 는 class C 회로에서 conduction angle 제거와
collector efficiency 향상에 사용.




Fig 2-24 는 간단한 bias 회로
Gate bias voltage 값은 zener diode D 에 의해 제공.
RG 는 signal source impedance matching 과 amplifier stability 향상 위
해 사용.

Quiescent drain current (I DQ) 는 thermistors 와 resistor 로 성취 가능.

MOSFET 의 문턱전압은 온도가 1mV 증가 할수록 감소.

반면에 MOSFET 의 transconductance 는 온도가 증가 할수록 감소.
종합적 영향에서 I DQ 값이 더 낮아지면 gate bias voltage 는 negative
하게 됨 -> 해결방법은 negative temperature coefficient(NTC)
thermistor 사용 .
Fig 2-25 에서 gate bias 의 온도 상수는 R1 과 R3 의 비율로 적용.
 하지만, 대부분의 MOSFET 데이터 시트는 전형적인 특성들에 의해
제공되며, parameter 의 중요한 변화는 단위 에 의해 제공된다.
(예를 들어 transconductance 는 100% 보다 더 다양하게 변한다.)



1.
2.

IC voltage regulator 은 MOSFET 을 바이어싱 하기 위해 사용된다.
2가지 장점
Low source impedance
Goo bias voltage regulation against changes in the power supply
voltage
R5, R6 의 비율이 temperature coefficient; R4 는 bias voltage







Fig 2-27 은 MOSFET biasing 을 위한 closed loop system
주요 장점은 MOSFET 특성에 관계 없이 자동적이고 정확한 온도 보
상이다. 게다가 이 회로는 thermistor 을 필요하지 않는다.
Quiescent drain current I DQ 은 R8 에 의해 설정.
V dc 는 stable voltage source , stable voltage reference 는 동작
amplifier IC1 의 negative input 에 적용된다.
R1 을 가로지르는 voltage 는 I DQ 의 안정을 요구하는 feedback 을
보장하는 IC1의 positive input 에 제공된다.
R5, R6, D1 은 IC1의 output 의 full voltage swing을 보장하기 위한 이
상적인 범위(
0.5%)
 내 에서 gate의 bias voltage 의 변화를 보장하기
위해 선택된다.
Large voltage swing 은 voltage controlled resistor 로써 역할을 하는
T1 의 gate 에 negative bias 를 제공하기 위해 요구 된다.
Class C 의 경우




MOSFET 를 사용하는 class c amplifier 는 zero gate bias 에서 작동된
다.
하지만 이 경우 input bias voltage amplitude는 threshold voltage 를 극
복하기 충분할 전도로 높다.
Collector efficiency 는 충분할 정도로 높다. 그러나 power gain은 낮다.
결과적으로 positive gate bias voltage 는 Class c 회로에서 power gain
을 증가 시키기 위해 적용된다.




Small signal low-frequency amplifier 는 transistor 를 위한 equivalent
circuit 의 형식으로 사용된다.
그러나 이 회로는 equivalent circuit 의 파라미터 모델을 측정하기 어
렵다. 극히 드물게 사용된다.
대부분의 일반적인 RF small signal amplifier design procedure 은 small
– signal two port parameters( y- or s- parameters) 에 기초한다.
BJT 에서 small and large signal parameter 의 비교표



상당한 변화가 input impedance 에서 발생.
Output 저항과 power gain 은 상당한 차이
이것은 small signal parameters 가 high power application 에서 유용하지 않음.


1. large signal parameter 는 small signal sparameter 보다 정화히 측정하기 어려움 .특히
high power device 에서
2.Large signal s- parameter 의 사용이 성공적이라
는 증거 없다.




RF power transistor 은 load pull 기술에 의해 특성화됨.
대부분의 popular RF PA 디자인 기술은 large signal input and output
Impedance 에 기초하고 있다.
Large signal input and output impedance 는 특정 frequency, DC supply
voltage, output power 에서 matching amplifier 에 의해 작동된
transistor terminal impedance 로 언급된다.
특정 frequency, DC supply voltage, output power 외 에도
temperature ,input power, bias voltage or current, harmonic current
level 도 고려됨.

추가적으로 two factor 고려.
1.Term impedance 는 sinusoidal signal 에서 중요성을 가짐.
하지만, input and output signal 은 sinusoidal 이 아님.
Current 와 voltage 의 fundamental components 는 large signal
Impedance 가 정의 될때 사용.
2.Term output Impedance 는 small signal amplifier 에서 사용된
Term output Impedance 와의 차이 때문에 잘못 알 수 있다.
Fig 2-28 ~ 2-45 까지 RF transistor 의 데이터 시트 특성 보여줌
a. 데이터 시트 는 active device의 power gain 과 efficiency 에 대한 정보 포함
b. Large signal impedance 는 이와 같은 형식으로 나타남.
.주파수 형식의 Series resistance – reactance components
(fig 2-31, 2-32,2-37,2-38). 저주파에서 series resistance-capacitance 성분은
series resistance-reactance 성분으로 대체.
c. 중요한 차이는 같은 transistor의 Class B 와 class AB 사이에서 관찰
d. Class C 에서 작동되는 RF transistor 의 Large signal parameters은 common
emitter configuration 으로 주어짐.
이미터는 직접적으로 ground 에 연결, base는 RF choke나 input matching
network 의 inductor 요소로 ground 됨.
Conduction angle, power gain, collector efficiency 가 변할 뿐만 아니라,
Transistor 의 large signal impedance 를 변화 시킴

e. HF 와 VHF transistor 의 large-signal impedance 는 collector load
resistance information 없이 publish 됨.
f. Input output matching networks 의 Harmonics current level 은
Large signal impedance 에 중요한 영향을 미친다.



Impedance matching 은 load impedance ZL 과 signal source 부분의
impedance Z 로 구성.
인피던스 Z 는 maximum power 를 load로 전달하는 것과 maximum
efficiency or power gain, minimum distortion 을 보장한다.
Signal source 의 optimal working impedance 는 source impedance의 복
잡한 conjugate matching 에 따라 달라진다.
Lumped element narrowband matching network 의 디자인 분석.
대표적으로 resistance의 series combination 과 parallel combination 이 있
다.


간단한 매칭 네트워크 L circuit

Fig 2-49의 parallel RL ,XC 를 series RL’, Xc’ 로 변환

매칭된 임피던스의 reactive component 을 처리하는 일반적인 과정.
a.적절한 매칭 회로 조합 선택. -> 매칭된 임피던스 적절한 형태로 변환.
b. Reactive component 무시. -> Resistive termination 고려하여 매칭 회
로 디자인.
c.최종적으로 reactive component 고려.

수학적인 접근

스미스 차트 이용.

Series 와 parallel 결합

The load impedance ZL =(50+j25) Ω은 스미스 차트 A point –
normalized impedance ZA=(1+j0.5) (Z0=50 Ω) .
Normalized admittance YA = 0.8-j0.4 .
Input impedance Z=(15+j15) 은 스미스 차트 B point
Normalized impedance ZB = (0.3+j0.3 ) (Z0=50 Ω)
Normal input admittance YB = 1.67-j1.67

Capacitive susceptance load 에 parallel 한 matching 회로로 적용
결과적으로 conductance circuit g=0.8 을 따라 A 점 라인 이동
Resistive circuit r=0.3 을 따라 이어전 B 점 라인과 겹쳐짐
-> C point , Zc = 0.3-j0.53 , Yc = 0.8+j1.42
매칭 회로의 Series inductance 는 C 부터 B 로 positive reactance 변화
(from -0.53 to 0.3) 즉 Denormalizing value XL=0.8*50 = 41.5Ω ,L= XL/2πf
=660 nH

매칭회로의 parallel capacitance 는 A 로부터 C 까지 positive reactance
변화 (from -0.4 to 1.42) 즉 Denormalizing value Yc 는
1.82*0.02=0.0364S , C= Yc/2 πf = 579 PF
즉 앞의 과정을 통해 임피던스 매칭을 시켜주는 L 과 C 값을
스미스 차트를 통해 구해준다

a.
b.
c.
이전 L matching network 의 단점.
디자인 문제가 매칭 임피던스 결합으로 해결되지 못함.
얻어진 값들이 비 실용적. 캐패시터, 인덕터 의 값이 너무 크거나 작
다.
디자인이 유연하지 못하다.
Tree – Reactance Matching Network는 널리 사용됨. 간단하면서도 유연
함 제공.

Fig 2-56 pi network 를 Fig 2-57 그림 순서 대로 변환
1.Small resistance value 에서 inductor L 값은 비 실용적으로 작다.
반면 캐패시터 C1, C2 는 매우 크다.
2. Q 값은 circuit bandwidth, harmonic attenuation, efficiency 와 연관.
3. 회로 구성을 계산하기 위한 수학적인 관계 쉽게 찾을 수 있다.
(예를 들어 harmonic suppression, bandwidth, efficiency)

4. 다른 pi matching network design
Pi network is decomposed in a series combination of two L-esection network that
first transform RL into some resistance R0, and R0 into R.
Pi network 는 two-Reactance Matching Networks 을 사용하기 위해 디자인됨.
XL1 과 XL2 을 XL 로 결합.
이 디자인은 실용적으로 사용되지 않음. R0 의 물리적 의미가 명확하지 않아서.

5. pi matching network have excellent filtering
properties
T network
Four-reactance matching network 는 narrowband impedance matching 은
잘 사용되지 않음.
Four – reactance circuit 은 two distinct frequencies 에서 정확한 임피던
스 매칭이 허용된다.
Forth reactance 는 매칭된 임피던스 중 하나의 reactance를 보상하기
위해 사용됨.



Lumped LC element 로 만들어진 Resonant circuit 은 1GHz 이하 주파
수 사용.
하지만 주파수가 낮아 질수록, 디자이너가 Lumped LC element 사용
하기 어려워짐.
반면에 주파수가 충분히 높아지면 transmission line 의 사용은 length
가 짧아 져서 실용적이 됨.
1. Z 와 ZL 로 특정 관계를 가짐. 적절한 characteristic impedance와
electric line 이 narrowband impedance matching 에서 사용.
2.예를 들어 short-circuit λ/4 stub 가 RF choke 와 유사한 active device
에서 bias voltage 를 제공하기 유용한 요소이다.
Z  Z0
Z L  jZ 0 tan l
Z 0  jZ L tan l
3. 만약 ZL=0 일 때
Z  jZ 0 tan l
이다.
4. jZ L tan l 의 real and imaginary part 가 Z0 와 비교해서 무시할만큼 작
으면 Z  Z L  Z0 tanl 이다.
그 결과 Z0 transmission 의 짧은 길이의 선은 Load 에서 볼때 series
inductor 로 동작
6. jYL tan l 의 real and imaginary part 가 만약 Y0 와 비교해서 무시할
만큼 작으면 Y  YL  jY0 tanl 이다.
Low Z0 transmission의 낮은 길이는 Load 에서 볼때 parallel capacitor 로
동작.
A short length of high Z0 microstrip line, terminated at both ends by low
impedances, behave as a series inductor in circuit
Narrow microstrip line 은 높은 Z0을 가짐, wide microstrip line 은 낮은 Z0
을 가짐.
A short length of low Z0 microstrip, terminated at both ends by high
impedance behaves as a shunt capacitor in the circuit
Q&A