Transcript Capteur et conditionneur de tension du réseau associé à un
Capteur et conditionneur de tension du réseau associé à un absorbeur sinusoïdal de courant 1AP203
BIGOT Hugo MALVEZIN Florent MORIN Marc PROJET 1ere ANNEE
Malvezin Florent
But du projet 2/ 15
Mesurer la tension du réseau à un moment donné et fabriquer une tension sinusoïdale d’amplitude constante(5V),même lorsque celle du réseau varie.
PROJET 1ere ANNEE
Malvezin Florent
Principe de fonctionnement 3/ 15
PROJET 1ere ANNEE
Bigot Hugo
Élimination des hautes fréquences 4/ 15
L’élimination des composantes haute fréquence nécessite l’utilisation un filtre de Butterworth passe bas.
PROJET 1ere ANNEE
Bigot Hugo
Compensation du déphasage
Récupération du signal sinusoïdal :
5/ 15
PROJET 1ere ANNEE
Bigot Hugo
Schéma du filtre 6/ 15
PROJET 1ere ANNEE
Bigot Hugo
Conséquences sur le signal Vs Ve Vréseau 7/ 15 Vréseau et Vs sont en phase
PROJET 1ere ANNEE
Malvezin Florent
Obtention d’une tension continue 8/ 15
PROJET 1ere ANNEE
Malvezin Florent
Conséquences sur le signal Ve1 Ve2 Vs=-Ve1-2Ve2 9/ 15
PROJET 1ere ANNEE
Morin Marc
Obtention de la tension V 10/ 15
Utilisation du composant AD633JN PROJET 1ere ANNEE
Morin Marc
Schéma de l’extracteur de racine carrée 11/ 15
PROJET 1ere ANNEE
Morin Marc
Obtention de la tension désirée 12/ 15
PROJET 1ere ANNEE
Bigot Hugo
Génération du bit d’inhibition 13/ 15
PROJET 1ere ANNEE
Sommateur 1 er Butterworth 2 eme Butterworth 14/ 15 Multiplicateurs Diviseur Extracteur de racine carré Générateur du bit d’inhibition Gain
PROJET 1ere ANNEE
15/ 15 FIN
PROJET 1ere ANNEE
Malvezin Florent
Schéma du sommateur
PROJET 1ere ANNEE
Malvezin Florent
Schéma du multiplicateur
PROJET 1ere ANNEE
Morin Marc
Schéma du diviseur
PROJET 1ere ANNEE
Ve1 Ve2 -Ve2/ 2 sin(wt) -Ve1/ 2 sin(wt)
Vs est indépendant de Ve PROJET 1ere ANNEE
Morin Marc
Schéma du gain
PROJET 1ere ANNEE