פרק 5: מודל ספרתי ושערים לוגיים
Download
Report
Transcript פרק 5: מודל ספרתי ושערים לוגיים
מודל ספרתי ושערים לוגיים
הוכן ע"י ד"ר רקפת קול
1
Nov 2012
שערים לוגיים
.(הוא התקן (בד"כ רכיב אלקטרוני) המממש פונקצית מיתוגLogic Gate) שער לוגי
a
b
c
a
b
t
t
a
b
a
b
c
a
b
c
t
t
t a b
t abc
t a bc
:AND שער
:OR שער
:NAND שער
:NOR שער
a
b
t
t ab
a
b
t
t ab
:XOR שער
b
ba
NOT שער
a
Nov 2012
t
:)(מהפך
2
ציור השער משמש לשתי מטרות:
ייצוג גרפי של פונקצית מיתוג.
כל הייצוגים הבאים של פונקצית מיתוג מתאימים
זה לזה בהתאמה חד-חד ערכית:
תיאור גרפי של רכיב אלקטרוני:
3
התיאור הגרפי באמצעות שער לוגי,
התיאור המתימטי,
התיאור באמצעות טבלת האמת,
והתיאור באמצעות מפת קרנו.
הסמל מייצג את הרכיב האלקטרוני,
הקווים מתארים חוטים חשמליים
Nov 2012
רכיב צרופי
הגדרה :רכיב צרופי הוא רכיב המממש פונקצית מיתוג
בעלת התכונות הבאות:
כניסה אחת או יותר של משתני מיתוג.
יציאה אחת או יותר של משתני מיתוג.
התאמה של ערך מיתוג ( 0או )1לכל יציאה בעבור כל צירוף
אפשרי של ערכי הכניסות (למשל טבלת אמת).
מגבלות תזמון (פיסיות) ,ובפרט השהייה
(:)Propagation Delay, tPD
4
אם מספקים לרכיב החל מרגע t0כניסות יציבות (שאינן משתנות
בזמן) ,אזי יציאות הרכיב תהיינה יציבות ונכונות (בהתאם להתאמה
דלעיל) החל מרגע t0+tPD
Nov 2012
מעגל לוגי צרופי ()combinational logic circuit
הגדרה :מעגל צרופי הוא מעגל הכולל רכיבים המחוברים
ביניהם ,המקיים:
5
כל רכיב במעגל הוא רכיב צרופי
כל כניסה לרכיב במעגל היא או כניסה למעגל או יציאה של רכיב אחר
במעגל
יציאות של רכיבים במעגל יכולות להתחבר רק לכניסות של רכיבים
אחרים במעגל (ולא ליציאות אחרות)
כל מסלול במעגל העובר דרך רכיביו בכיוון מהכניסה אל היציאה עובר
דרך כל רכיב לכל היותר פעם אחת (כלומר אין מעגלים)
כיציאות המעגל ניתן לבחור כל כניסה למעגל וכל יציאה של רכיב במעגל
מסקנה :מעגל בו יש רכיב שיציאתו מחוברת לאחת מכניסותיו
אינו מעגל צרופי
Nov 2012
מעגל לוגי צרופי (המשך)
מעגל לוגי = מעגל מיתוג = מעגל צרופי :צרוף של
שער לוגי אחד או יותר לצורך חישוב פונקצית מיתוג
6
מדוע הוא קרוי "מעגל"?
המשתנים של הפונקציה נקראים כניסות המעגל
תוצאת הפונקציה היא יציאת המעגל
יציאת מעגל לוגי צרופי תלויה אך ורק בצרוף
( )combinationשל הערכים הלוגיים של כניסותיו
("השמה").
המעגל יכול לכלול רכיבים שאין להם משמעות לוגית,
כגון חוצץ ( )bufferוגם .Fan-out
הערה :קיימים גם מעגלים לוגיים לא צרופיים ,האוגרים
בתוכם "מצב" (נלמד בהמשך הקורס)
Nov 2012
דוגמא למעגל לוגי צרופי:
T
H
W
A
P
A T H W W P
7
ייצוג של פונקצית מיתוג.
מפרט של מעגל אלקטרוני :הסמלים הינם
רכיבים ,והקווים מייצגים חוטי חשמל.
Nov 2012
תכן לוגי )(Logic Design
תכן לוגי הוא תכנון מעגלים ספרתיים באמצעות
שערים
אלגברת המיתוג תשמש לצורך:
8
התיאור הלוגי של פעולת המעגל
מזעור גודל המעגל (שימוש במספר שערים מזערי)
באמצעות כללי הצמצום של פונקציות
המרת פונקציית המיתוג לביטוי שמימושו מצריך רק
תת-קבוצה נתונה של סוגי שערים (מערכת שערים
שלמה)
Nov 2012
תכן לוגי -דוגמה
נתונה הפונקציה המתוארת כסכום מכפלות:
'f A,B,C 2,5,6,7 AC BC
AB
10
1
11
01
1
1
00
C
0
1
1
המימוש הלוגי יכול להתבצע בעזרת שערי : AND,OR,NOT
F
A
C
B
9
Nov 2012
A
C
F
B
לחילופין ניתן להמיר את התיאור הנ"ל למימוש באמצעות שערי NANDבלבד:
'f A, B, C AC BC
A
C
F
B
שימו לב לתאור שער המוצא – עפ"י כלל דה-מורגן ברור כי זהו שער . NAND
ניתן לממש ישירות גם מכפלות סכומים .לדוגמה:
f A, B, C A C B C
AB
10
11
01
0
10
0
C
00
0
0
0
1
Nov 2012
f A, B, C A C B C
מימוש ישיר בעזרת שערי : AND, OR, NOT
A
C
B
F
מימוש חילופי בעזרת שערי ( :NORמעבר מיידי)
A
F
C
B
11
Nov 2012
תכן לוגי -יעדים
יעדי התכן הלוגי משתנים עם התקדמות ושינוי הטכנולוגיה:
בראשית התכן הלוגי ,כאשר המימוש נעשה באמצעות שערים
בודדים ,הושקע מאמץ רב במציאת דרכים למימוש פונקציות
מיתוג בעזרת מספר מזערי של שערים.
מאוחר יותר ,כאשר המימוש נעשה באמצעות רכיבים מסובכים
יותר הכוללים כל אחד מספר רב של שערים ,המטרה היתה
לממש פונקצית מיתוג נתונה באמצעות מספר מזערי של
רכיבים ולאו דווקא של שערים.
כאשר המימוש הלוגי הינו חלק מתכנון שבבים מתקדמים,
מצטרפות מטרות כגון מינימיזציה של השטח על השבב (הנקבע
ע"י מספר השערים וסוגיהם) ,או של ההספק החשמלי ,או של
זמן החישוב ,או של פשטות התכנון (חיסכון בכוח אדם).
12
Nov 2012
ההפשטה הספרתית
קיים הבדל עקרוני בין המעגלים האלקטרונים לבין
פונקצית המיתוג:
פעולתם הרציפה של רכיבים אלקטרוניים ניתנת
למדידה ולתאור בשני ממדים:
מתח חשמלי
זמן
לעומת זאת ,אלגברת המיתוג הינה דיסקרטית
(בדידה) בשני ממדים:
13
פעולת הרכיבים האלקטרוניים היא רציפה
פונקצית המיתוג הינה דיסקרטית.
ערך לוגי
זמן – מוחלף ע"י סדר מאורעות.
Nov 2012
כללי הפשטה לשימוש באלקטרוניקה למימוש מעגל ספרתי
מתח חשמלי ייצג ערך לוגי.
למשל ,מתח חשמלי גבוה = ' , '1מתח חשמלי נמוך = '.'0
מתחים מסויימים אחרים (למשל בתחום בין 'גבוה' ל'נמוך') יוגדרו כבלתי
קבילים לייצוג ערכים לוגיים.
בזמנים מסויימים נסכים שהמעגל האלקטרוני מייצג את
פעולתה של פונקצית מיתוג .בזמנים אחרים (למשל בזמן שינוי
ערכים) נסכים שהמעגל איננו מייצג את הפונקציה.
ההפשטה (אבסטרקציה )abstraction ,מסייעת להסתיר את
הפרטים המסובכים של פעולת המעגל החשמלי ולייצג אותם
באמצעות מודל פשוט בהרבה.
מודל זה קרוי "המודל הספרתי".
14
Nov 2012
רמות לוגיות
שני הערכים הלוגיים 1 ,0מיוצגים ע"י רמות מתחים ("רמות
לוגיות")
מעגל חשמלי מקבל את אספקת החשמל שלו מספק חשמלי
(כגון סוללה) ,המספק מתח גבוה "( VPLUSמתח ספק") ומתח
נמוך "( VMINUSאדמה")
רמות המתח מוגבלות לתחום ][VMINUS,VPLUS
דוגמה:
VMINUS=0V, VPLUS=5V
1לוגי ייוצג ע"י 4V - 5V
0לוגי ייוצג ע"י 0V – 1V
4
5
''1
15
V PLUS
3
2
0 volt
1
''0
VMINUS
Nov 2012
רעש ושולי רעש
כל רכיב לוגי נדרש לייצר יציאות שהמתח שלהן נמצא
בתחומי הרמות הלוגיות המותרות
ברם ,יתכן שהאות החשמלי "יתקלקל" במקצת תוך
כדי מעבר בחוטים המקשרים את השערים .נהוג
לכנות "קלקול" זה בשם "רעש"
נניח למשל שרמת הרעש הינה +/- 0.5V
נרשה לכניסת שערים לכלול רעש:
16
אות כניסה הנמצא בתחום 3.5V – 5.5Vייצג ' '1לוגי
אות כניסה הנמצא בתחום -0.5V – 1.5Vייצג ' '0לוגי.
(אות כניסה הנמצא בתחום 1.5V-3.5Vאינו קביל!)
בדרך כלל משתדלים להמנע ממתחים החורגים
מגבולות ][VMINUS,VPLUS
Nov 2012
רמות לוגיות (כולל שולי רעש)
5
VPLUS
4
VOH
3
2
VIL
VIH
'Output '1
1
0 volt
VOL
VMINUS
'Output '0
'Input '0
'Input '1
Forbidden Zone
17
הפרש המתחים ( 0.5voltבדוגמה) בין רמות הכניסה והיציאה מהווה
"שולי רעש" ( )Noise Marginומסייע להגדיל את אמינות המעגל ועמידותו
לבעיות חשמליות.
במרכז תחום המתחים נמצא האזור ה"אסור" שבו הערך הלוגי אינו מוגדר.
המשתנים הלוגיים עוברים דרך התחום האסור בעת השינוי מ '0'-ל'1'-
וחזרה ,אבל הרכיב הלוגי צריך להיות מתוכנן כך שמעבר זה יתרחש במשך
זמן קצר ככל האפשר.
Nov 2012
הגדרת רמות לוגיות (כניסה ויציאה)
– VOLמתח יציאה מקסימלי
לייצוג ' '0לוגי
)V (volts
5
– VILמתח כניסה מקסימלי
VOH
מותר לייצוג ' '0לוגי
4
– VIHמתח כניסה מינימלי
3
שולי רעש
מותר לייצוג ' '1לוגי
2
– VOHמתח יציאה מינימלי
1
לייצוג ' '1לוגי
VOL
הבעיה היא "קלקול" האות בדרכו מיציאת שער אחד
לכניסת השער הבא (לא המעבר בתוך השער!)
18
VIH
VIL
0
Nov 2012
רגנרציה (יצירה מחדש) Regeneration -
19
אם ערכי המתח בכניסותיו של שער הינם בתחומים
החוקיים ל '0'-או ' ,'1אזי המתח ביציאת השער אינו
תלוי בערכו המדויק של מתח הכניסה ,או לכל הפחות
"החלטי" יותר ממנו.
המשמעות היא שאות יכול לעבור דרך מספר בלתי
מוגבל של שערים בלא "להתקלקל".
תכונת הרגנרציה עומדת ביסוד האלקטרוניקה
הספרתית ,ולולא היא לא היה לה קיום מעשי.
זוהי דוגמה "אנלוגית" לקוד לתיקון שגיאות!
Nov 2012
המהפך – אופיין המתח (פונקצית תמסורת)
שיפוע הגרף גדול
ביותר באזור האסור:
כל שינוי קל במתח
הכניסה יביא לשינוי
חזק במתח היציאה.
המטרה:
20
המעבר באזור האסור
יתרחש בזמן קצר ככל
האפשר.
תקטן רגישות המעגל
לרעש
Vout
VOH
VOL
Vin
V IH
VIL
Nov 2012
המהפך – התנהגות בזמן
V in
''1
50%
time
''0
tPD
V out
tCD
time
21
''1
''0
כניסת המהפך 1בתחילה ,ואח"כ יורדת ל .0-לשם פשטות ,נניח שינוי חד מאוד ,אך נעמיק
בהמשך.
היציאה איננה משתנה מיד (זו אינה סתירה לחדות השינוי כאשר הוא מתרחש!) .במשך
( tCDיוגדר בהמשך) מרגע שינוי הכניסה מובטח שהיציאה תשאר עדיין בערכה הקודם.
במקרים שונים תשתנה היציאה בזמנים שונים (תלוי בפיזור סטטיסטי של הרכיב ,במתח
הספק ,בקצב שינוי הכניסה ובטמפרטורה).
בכל מקרה מובטח שהיציאה תשתנה לערכה החדש תוך tPDמרגע שינוי הכניסה.
Nov 2012
זמני ההשהיה
22
– Contamination Delay – tCDזמן ה"זיהום" -משך הזמן מרגע
שינוי הכניסה ,אשר בו מובטח כי היציאה לא תשתנה עדיין.
ברכיבים צירופיים פשוטים ,נניח לעתים לשם פשטות .tCD=0
– Propagation Delay – tPDזמן ההשהיה מרגע שינוי הכניסה
ועד שמובטח שהיציאה כבר השתנתה לערכה החדש.
זמן ההשהיה תלוי לעתים בגורמים שונים ,כגון כיוון השינוי ,האופן
בו הוא נגרם (אלו כניסות גרמו לשינוי) ,קצב השתנות הכניסה ועוד.
הזמן tPDעליו מצהיר היצרן הינו המירבי מבין האפשרויות
הזמן tCDעליו מצהיר היצרן הינו המזערי מבין האפשרויות
( כך ,הנתונים הם "שמרנים" והסתמכות עליהם מבטיחה פעולה
תקינה!(
Nov 2012
הגדרת זמני ההשהיה – פרוט המדידה ()1
23
כניסתו של רכיב אחד הינה לרוב יציאתו של רכיב אחר
בעיה :ממתי (מאיזה ערך מתח של הכניסה) נחשב את
ההשהיה?
:tCDיש למדוד מהמועד בו הכניסה "עזבה" את ערכה הלוגי
הקודם ,שכן עד אז אין כל עילה להשתנות היציאה.
התרחיש הקובע בד"כ יהיה כאשר הכניסה משתנה באופן חד
מאוד ,דבר המחיש את שינוי היציאה.
:tPDיש למדוד מהמועד בו הכניסה "הגיעה" לערכה הלוגי
החדש ,שכן עד אז אין כל עילה לשינוי היציאה.
התרחיש הקובע בד"כ הוא כאשר הכניסה משתנה באופן איטי
מאוד ,שכן אז השתנות היציאה עשויה להשתהות.
Nov 2012
)2( הגדרת זמני השהייה – פרוט המדידה
Vin
VOH
VIH
VIL
VOL
tPD
Vout
time
VOH
VIH
tCD
VIL
VOL
Nov 2012
time
24
מודלים מפורטים יותר
25
הזמנים יכולים להיות תלויים בערך החדש של היציאה:
tL , tH
הזמנים יכולים להיות תלויים הן במצב הקודם והן במצב החדש:
tHL, tHH, tLL, tLH
הם יכולים להיות תלויים גם במצבן של כניסות אחרות ,גם אם
אלה אינן משפיעות על ערך היציאה.
הזמנים tXXמשקפים מצב בו היציאה אינה משתנה בסופו של
דבר ,אך עלולה להשתנות זמנית .תופעה זו מכונה הבהוב
סטטי (ראה שקף .)26
ככלל ,מודל מפורט הוא מדויק יותר ומאפשר תכן מיטבי ,אולם
קשה בהרבה לאיפיון ובדיקה .לכן ,נשתמש לרוב במודל פשוט,
ונעמיק רק במקומות קריטיים אשר חישוב מדויק יותר בהם
עשוי לאפשר הפעלה מהירה יותר של המעגל כולו.
העיקרון החשוב הוא שאופן השימוש בנתונים יהיה "שמרן"
ויבטיח נכונות!
Nov 2012
אריתמטיקה של זמני השהייה
זמני ההשהיה ( )tPD, tCDמצטברים עבור חיבור מספר רכיבים באופן טורי .למשל:
a
NAND
NOT
z
2
1
t
90 ps
70 ps
x
y
HL
80 ps
100 ps
tLH
80 ps
100 ps
tPD
חישוב פשטניtPD(xz)=tPD(xa)+tPD(az)=100+80=180ps :
חישוב מפורט יותר מראה ש tPD-בעצם קטן יותר:
tLH(xz) tHL(NAND)+tLH(NOT) = 90+80 = 170ps
tHL(xz) tLH(NAND)+tHL(NOT) = 100+70 = 170ps
הערה :השהיית המהפך נמדדת החל מהגעת כניסתו לערכה הלוגי החדש (לדוגמה,
,)VIHדבר הקורה לרוב עוד טרם הגעת יציאת ה NAND-לערכה הלוגי החדש (.)VOH
לכן ,אף חישוב זה הינו שמרני ,ומכאן סימן ה . -אולם ,מאחר שהפרש הזמנים בין
שני ארועים אלה תלוי גם במוליך המחבר בין השערים ,אין דרך לכמתו על סמך נתוני
השערים בלבד .לכן נניח את הגרוע ביותר ,קרי בו-זמניות (=).
26
Nov 2012
הבהובים סטטיים )(Static Hazards
הסכמנו לא להסתכל על יציאת המעגל הצרופי
לפני תום זמן ההשהיה.
לעיתים ,במהלך זמן ההשהיה ,עלולה היציאה
לקבל ערך ביניים לא נכון .למשל:
H y1 y2 y3 y2
1
0 1
b
0 1
10 1
H
a
Y2
d
1 0
1
c
27
1 0
Y1
Y3
Nov 2012
1
0 1
b
0 1
10 1
H
1 0
a
Y1
Y2
d
1 0
1
c
Y3
נניח שזמני השהייה קבועים וזהים לכל השערים .tPD=t :הפונקציה Hהיא:
H y1 y2 y3 y2
התנהגות המעגל:
' '1
' '0
Y2
מוצא שער )AND( c
מוצא שער )NOT( a
מוצא שער )AND( b
מוצא שער )OR( d
Time
28
3t
2t
t
0
Nov 2012
Vout
t
הבהוב סטטי ( :)Static Hazardהיציאה אמורה להיות סטטית,
אבל היא עלולה להבהב.
אופייני למעבר (במפת קרנו) מגורר אחד לגורר אחר.
נגרם ע"י הבדלים בזמני ההתפשטות ברכיבים שונים או לאורך
נתיבים שונים הנפגשים בהמשך הדרך.
H y1 y2 y3 y2
Y1Y2
10
1
0 1
b
0 1
10 1
H
a
Y1
Y2
0
1
d
1 0
1
c
29
1 0
11
01
00
Y3
Y3
1
1
1
1
Nov 2012
ניתן למנוע הבהובים סטטים ע"י שינוי המעגל .ראשית ,יש להניח כי:
א .בו זמנית לא משתנה יותר מכניסה אחת למעגל,
ב .שינויים נוספים בכניסות לא יקרו עד אשר יסתיימו כל השינויים בתוך המעגל
הנובעים משנוי הכניסה האחרון.
מוסיפים למעגל גורר נוסף , Y1 Y3המכסה את החץ המופיע במפת קרנו .ערכו של
גורר זה אינו משתנה כאשר Y2משתנה מ 1-ל:0-
Y1
b
a
H
d
Y2
e
Y1Y2
10
00
1
1
c
11
01
0
1
1
1
Y3
מעגל נקרא Hazard-Freeאם הוא מממש ביטוי בצורת סכום מכפלות ,כך שכל זוג
משבצות שכנות במפת קרנו המכילות ' '1מכוסה על ידי אחת המכפלות (לפחות).
30
Y3
Nov 2012
הבהובים דינמיים ()Dynamic Hazards
קורים כאשר יציאת המעגל אמורה להשתנות
(למשל )10אבל השינוי נעשה תוך שלושה
מעברים לפחות (למשל .)1 0 1 0
בעייה זו מסובכת יותר .הפתרונות דומים אך
אין פתרון כללי ויש מקרים שאינם ניתנים
לפתרון.
Vout
t
31
Nov 2012
בניית שערים לוגיים באמצעות מתגים
המימוש הטכנולוגי של שערים לוגיים נעשה באמצעות טרנזיסטורים
המשמשים כמתגים.
לכל מתג שלושה הדקים :כניסת בקרה ( )Cושני הדקים ( )B,Aשהמתג יכול
לחבר ביניהם.
נגדיר שני סוגי מתגים P ,ו , N-באמצעות טבלאות אמת:
A
P
B
A
C
N
C
B
מתג N
מתג P
32
כניסת הבקרה C
מצב המתג
כניסת הבקרה C
0
מחובר
0
מנותק
1
מנותק
1
מחובר
מצב המתג
Nov 2012
בנית מהפך באמצעות מתגים
זוג מתגים המחוברים בטור בין הקבועים ' '1ו)VPLUS, VMINUS( '0'-
כאשר ,A=0מתג Nמנותק ומתג Pמחובר ,וכך עובר הקבוע ''1
ליציאה .B
כאשר ,A=1מתג Nמחובר ומתג Pמנותק ,וכך עובר הקבוע ''0
ליציאה .B
’‘1
P
A
B
’‘1
’‘0
N
’‘0
33
Nov 2012
בנית שער NANDבאמצעות מתגים
שער NANDמורכב מארבעה מתגים כלהלן.
נסו להבין את פעולתו:
B
P
P
A
Z
N
N
34
B
Nov 2012