Transcript SPLD (Simple Programmable Logic Device)

•CPLD คือ อะไร
SPLD (Simple Programmable Logic Device) คือ กลุ่ม
การเชื่อมต่ อของวงจรลอจิกทีป่ ระกอบด้ วยลอจิกเกตจานวนมากที่
สามารถสร้ างลอจิกฟังก์ ชั่นตามต้ องการได้ แบ่ งได้ 2 แบบ คือ
•CPLD คือ อะไร
PLA ประกอบไปด้ วย Programmable AND Array และ
Programmable OR Array ดังแสดงในภาพ
•CPLD คือ อะไร
PAL ประกอบไปด้ วย Programmable AND Array และ
Fixed OR Array ดังแสดงในภาพ
•CPLD คือ อะไร
CPLD คือ การประยุกต์ SPLD อยู่ในรู ปแบบของวงจรรวม
หรือ IC : Integrated Circuit ดังแสดงในรู ป
•CPLD คือ อะไร
CPLD ประกอบด้ วยลอจิกเกต
จานวนมาก ซึ่งสามารถทาการ
ทาการเชื่อมต่ อเป็ นวงจรลอจิก
โดยใช้ ซอฟต์ แวร์ ออกแบบ
•ทำไมต้ องใช้ CPLD
1. ใช้ งานง่ าย
2. ประหยัดงบประมาณในการพัฒนา
3. เพิม่ มูลค่ าและรายได้ แก่ ผลิตภัณฑ์
4. เพิม่ โอกาสการแข่ งขันเพราะสามารถ
ผลิตสิ่ งประดิษฐ์ ได้ รวดเร็วกว่ า
•ตัวอย่ ำง CPLD
ตัวอย่ าง CPLD เบอร์ XC9536-PC44 และ XC9572
ของบริษัท Xilinx มีจานวน Pin หรือขา 44 Pin จานวนลอจิตเกต
800 เกต สาหรับ XC9536 และ 1,600 เกต สาหรับ XC957
•กำรใช้ งำน CPLD
CPLD สามารถใช้ งานร่ วมกับ Development Language
เช่ น VHDL, Verilog, ABEL เป็ นต้ น นอกจากนั้นยังสามารถ
ออกแบบวงจรลอจิกบนคอมพิวเตอร์ ในลักษณะของ Schematic
Diagram และทาการโปรแกรมวงจรทีอ่ อกแบบลงบนตัว Chip
•กำรใช้ งำน CPLD
การโปรแกรม CPLD จะกระทาผ่ าน JTAG Protocol ซึ่ง
กาหนดโดย IEEE1149.1 (JTAG Boundary Scan) ดังนั้นจึงต้ อ
ใช้ สายเคเบิลและขั้วต่ อแบบ JTAG เชื่อมต่ อระหว่ างคอมพิวเตอร์
และ CPLD Chip ผ่ านทาง Parallel Port หรือ Printer Port
*** CPLD 9500 series มีขาเชื่อมต่ อกับ JTAG (TMS, TCK, TDI and TDO)
จึงสามารถทาการ Rewrite ข้ อมูลลงบน CPLD Chip ได้
•กำรใช้ งำน CPLD
•Xilinx Foundation
Xilinx Foundation คือ โปรแกรมสาหรับออกแบบวงจร
ลอจิกโดยใช้ Schematic Diagram, State Diagram หรือภาษา
HDL ขั้นตอนการออกแบบโดยใช้ Xilinx Foundation มีดงั นี้
1. สร้ าง Project งานขึน้ ใหม่ (Creat New Project)
2. ออกแบบวงจรลอจิก (Design Entry)
3. วิเคราะห์ และตรวจสอบการทางาน (Simulation)
4. จาลองการสร้ าง CPLD Chip (Implementation)
5. โปรแกรมงานลงบน CPLD Chip (Programming)
6. ตรวจสอบและวิเคราะห์ เชิงฮาร์ ดแวร์ (Verification)
•Xilinx Foundation
สร้ าง Project ใหม่
เลือกเบอร์ CPLD Chip
•Xilinx Foundation
ออกแบบวงจรลอจิก
(Design Entry)
•Xilinx Foundation
เข้ าสู่ Schematic Editor ทาการออกแบบวงจรลอจิกตามต้ องการ
•Xilinx Foundation
ทดสอบการทางานของวงจรที่ออกแบบ (Simulation)
•Xilinx Foundation
นาวงจรลอจิกที่
ออกแบบมาจาลอง
เป็ น CPLD Chip
(Implementation)
•Xilinx Foundation
การจาลอง CPLD Chip เป็ นไปตาม Flow Engine ดังแสดงในภาพ
คือ เริ่มจากการนาวงจรทีอ่ อกแบบมาแปลความหมาย (Translate) และ
สร้ างรหัสเพือ่ จาลองเป็ น Hardware ตามเบอร์ CPLD ที่เลือกไว้ จากนั้น
จะสร้ างรหัสในลักษณะ Bit Stream เพือ่ นาไปโปรแกรมลง CPLD Chip
•Xilinx Foundation
โปรแกรมวงจรลงบน
CPDL Chip