Transcript 電壓增益

電子學(含實習)奪分寶典Ⅱ
第七章
多級放大電路
多級放大電路的總增益
總增益
總增益分貝值
功率增益分貝值：10 log10AP
增益分貝值
(dB)
電壓增益分貝值：20 log10│AV │
電流增益分貝值：20 log10 │ Ai │
P7-3 表7-1
表7-2
濾波電路的半功率點頻率截止頻率
濾波電路
半功率點頻率或截止頻率
電壓增益
P7-3 表7-3
表7-4
相位角度
低通濾波電路 fH (高頻(上限)截止頻率)
＝
落後45°
高通濾波電路 fL (低頻(下限)截止頻率)
＝
領前45°
串接 n 級後的截止頻率與頻帶寬度
串接 n 級的高頻(上限) 串接 n 級的低頻(下限) 串接 n 級的頻帶寬(BWn )
截止頻率( fHn )
頻率( fLn )
P7-4 表7-5
串接 n 級時的
之值
n (級數)
結果值
2
0.64
3
0.51
4
0.43
以增益方式表示
以分貝方式表示
P7-5 圖7-1
圖7-2
P7-7
使用三用電表測量dB 值
P7-11 圖7-3
電阻-電容交連電路
P7-11 表7-6
元件功能分析
元件
名稱
功用
交連電容
阻隔直流、傳送交流信號。
射極旁路電容
提高交流電壓增益。
偏壓電阻
提供電晶體偏壓。
負回授電阻
穩定直流偏壓點，不受溫度
變化的影響。
輸出電阻
輸出電阻輸
P7-12 表 7-7
直流分析(近似值解)
Q 1 電晶體
Q 2 電晶體
P7-12 圖7-4
RC 交連的交流等效電路
P7-12 表7-8
表7-9
輸入阻抗(Zi )
輸出阻抗(Zo )
不含RL
含RL
(7.14)
電壓增益 (
Q 1 電晶體(求
)
(7.15)
)
Q 2 電晶體(求
電流增益 (
)
(7.16)
)
P7-15 表 7-10
R－C 交連電路的優缺點比較表
優點
缺點
構造簡單，成本低。
受到CC 的影響，低頻增益衰減
較大。
高頻頻率響應良好。
直流功率損耗較大(負載為電
阻) 。
前後級間的直流偏壓不互相影
響。
前後級間阻抗匹配不易。
與變壓器比較，交流雜音小。
P7-117 圖7-5
電阻直接交連電路
P7-17 表 7-11
直流分析
Q 1 電晶體
Q 2 電晶體
(7.17)
(7.18)
P7-19 圖7-6
電阻直接交連的交流等效電路
P7-19 表7-12
表7-13
輸入阻抗(Zi )
輸出阻抗(Zo )
不含RL
含RL
(7.19)
電壓增益 (
)
電流增益 (
Q 1 電晶體的電壓增益
Q 2 電晶體的電壓
(求
增益(求
)
(7.20)
)
)
同型達靈頓對電晶體
等效 NPN 型(以 Q 1 為主)
P7-21 圖7-7
圖7-8
等效 PNP 型(以 Q 1 為主)
互補型(異型)達靈頓對電晶體
等效 PNP 型(以 Q 1 為主)
P7-21 圖7-9
圖7-10
等效 NPN 型(以 Q 1 為主)
P7-22 圖7-11
達靈頓放大電路
達靈頓放大電路的交流分析
輸入阻抗( Zi )
P7-22 表7-14
P7-23 表7-15
輸出阻抗( Zo )
(7.22)
串級總電壓增益(求
)
串級總電流增益(求
(7.23)
)
(電壓隨耦器)
(7.24)
P7-23 表7-16
達靈頓放大電路的特點
1
高輸入阻抗
2
低輸出阻抗
3
電壓增益近似於 1
4
高電流增益
達靈頓放大電路的功用
1
電流放大
可作為驅動級（driver）
2
阻抗匹配
電路的 Z i 極高、Z o 極低（參考P6-24 特
別解說7）
P7-26 圖7-12
疊接電路
疊接(Cascsade)放大器—特點說明
各級放大器
P7-26 表7-17
表7-18
功用
第一級共射極放大器(Q 1) 提高輸入阻抗值，改善共基極電路的低輸入阻抗。
第二級共基極放大器(Q 2) 提高電壓增益，避免共射極電路因米勒電容(參
考7-43 頁特別解說) 造成增益下降。
增加高頻頻帶寬度(參考7-44頁特別解說)。
疊接(Cascsade)放大器—直流分析
Q 1 電晶體
Q 2 電晶體
P7-27 圖7-13
疊接的交流等效電路
P7-27 表7-19
表7-20
輸入阻抗(Zi )
輸出阻抗(Zo )
不含RL
總電壓增益 (
Q 1 電晶體(求
)
)
Q 2 電晶(求
含RL
總電流增益 (
)
)
P7-30 表7-21
直接交連電路的優缺點比較表
優點
缺點
降低交連電路損失。
電路穩定性不佳(各種交連
電路中最差)。
減少交連電路之相位移。
零件數值要精確，否則易生
雜音，並減低功率。
低頻響應特性(最佳)，可放 各級間阻抗不易匹配，無法
大直流及極低頻率之信號。
獲得最大功率轉移。
體積小，適合IC 化。
直流偏壓點設計不易。