Transcript A, B
13 논리회로 실험 IT CookBook, 디지털 논리회로 학습목표 논리회로의 측정 방법을 익힌다. 기본 게이트, 조합논리회로, 순서논리회로의 동 작 특성을 실험을 통해 이해한다. 시뮬레이션을 통해 각종 논리회로의 동작 특성을 이해한다. 논리회로의 설계 능력을 배양한다. 목 차 실험 1. 기본 논리 게이트 실험 2. 불 대수와 드모르간의 정리 실험 3. Exclusive-OR 게이트 실험 4. 가산기와 감산기 실험 5. 인코더와 디코더 실험 6. 멀티플렉서와 디멀티플렉서 실험 7. 코드 변환기 실험 8. 플립플롭 실험 9. 비동기식 카운터 실험 10. 동기식 카운터 실험 11. 기타 카운터 실험 12. 레지스터 실험 13. 멀티바이브레이터 Term Project : 디지털시계 제작 Logic LAB Unit A D C COMMON MODE B A ANODE ⑩ B ⑧ ⑨ ⑧ C ⑦ ⑦ ⑥ D ANODE LOGIC LAB UNIT ED-1000B COMMON MODE AMPERE VOLTS DC 0 CATHODE 1 0.2 0.5 +5V -5V CATHODE - - + + DC 0 15 5 + ⑤ M 10 100k - ④ ④ - - + + 10k 500k ⑪ ③ ② BUZZER 1Hz AC5V - - + + 10Hz 100kHz DC OVER LOAD ON ① HI OFF LO HI LO 2 HI 3 HI LO LO 4 HI 5 LO ⑫ ⑬ ⑭ POWER 1 ED ED LABORATORY 실험 개요 1. TTL IC의 핀 번호 Notch point 1 2 3 4 5 6 7 Index hole 14 13 12 11 10 9 8 실험 개요 2. 저항치 및 컬러코드 • 저항의 단위: (옴, Ohm) 1000 = 103 = 1K 1000,000 = 106 = 1M • 네 번째 띠는 오차범위를 나타낸다. 네 번째 띠의 색이 금색이면 ±5%(J), 은 색이면, ±10%(K)이며, 색이 없으면 ±20%(M)를 나타낸다. 검정 갈색 빨강 주황 노랑 녹색 청색 보라 회색 흰색 0 1 2 3 4 5 6 7 8 9 제4색띠(오차) 제3색띠(승수) 제2색띠(둘째숫자) 제1색띠(첫째숫자) 금색(5%) 빨강(2) 검정(0) 갈색(1) (갈색, 검정, 빨강) 102: 10102 = 1000 = 1k • 저항값이 1K이고 오차가 5%라는 의미는 10000.05=50이므로 실제 이 저항을 멀티메타로 측정하면 950~1050 사이의 값이 측정된다. 실험 개요 • 저항값 계산 예 (예 (예 (예 (예 (예 1) 2) 3) 4) 5) 녹색, 주황, 빨강, 노랑, 갈색, 청색, 흰색, 보라, 보라, 검정, 검정, 갈색, 주황, 노랑, 녹색, 금색: 금색: 금색: 금색: 은색: 56100 39101 27103 47104 10105 = = = = = 56 (오차 ±5%) 390 (오차 ±5%) 27K (오차 ±5%) 470K (오차 ±5%) 1M (오차 ±10%) • 허용 오차 ±１％의 고정밀도 저항은 유효숫자가 ３ 자리수로 되며 이것을 컬 러 코드로 표현하기 위해 5개의 색띠를 사용하고 있다. 갈색(1%) 검정(0) 보라(7) 주황(3) 빨강(2) (빨강, 주황, 보라, 검정) 2370: 237100 = 237 실험 개요 • 칩 저항, 반고정 저항, 가변저항의 경우에는 저항에 바로 숫자를 표기하며, 저항값 계산은 색 띠로 표시한 경우와 동일하다. 471 102 칩 저항 반고정 저항 가변저항 실험 개요 3. 콘덴서 용량 읽는법 콘덴서의 기능 • 전기를 저장하거나 방출하는 축전지로서의 기능 • 직류를 통과하지 않는 성질을 이용하는 기능 콘덴서의 단위 : [ F ] [ pF ] = 10-12 , [F ] = 10-6 콘덴서 용량 케이스에 - 극성표시 220F/16V • 전해 콘덴서, 탄탈 콘덴서 : 외부에 표기되어 있음. 다리가 긴쪽이 + 10Ｆ/16Ｖ 실험 개요 콘덴서 용량(Cont’d) 20 103 482J • 세라믹 콘덴서, 마일러 콘덴서 20: 20 pF 103: 10103 pF = 0.0110-6 F = 0.01Ｆ 482: 48102 pF = 0.004810-6 F = 0.0048Ｆ • 오차의 표시는 J는 5％ 이내, Ｋ는 10％이내, Ｍ은 20％이내 이다. • 예 (예 (예 (예 (예 1) 2) 3) 4) 0.24 0.24Ｆ 33 33pF 151 150 pF 474 0.47Ｆ 실험1: 기본 논리 게이트 1 입력 A의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. A 1 2 7404 7404 : GND(7번), +5V(14번) X A 0 1 X 실험1: 기본 논리 게이트 2 1번 핀에는 입력전압 Vi를 표와 같이 입력하고 2번 핀에서는 출력전압 Vo를 멀티메타로 관찰하여 기록하여라. +5V 1 10k 2 Vi Vo 7404 7404 : GND(7번), +5V(14번) Vi[V] 0 0.6 0.8 1 1.2 1.4 1.6 2 3 5 Vo[V] 검토 이 실험을 통하여 논리레벨 High와 Low의 전압범위를 결정하여라. 실험1: 기본 논리 게이트 3 입력 A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. A B 1 2 7432 3 7432 : GND(7번), +5V(14번) X B 0 0 1 1 A 0 1 0 1 X 실험1: 기본 논리 게이트 4 입력 A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. A B 1 2 7408 3 7408 : GND(7번), +5V(14번) X B 0 0 1 1 A 0 1 0 1 X 실험1: 기본 논리 게이트 5 입력 A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. A B 2 3 7402 1 X 7402 : GND(7번), +5V(14번) B 0 0 1 1 A 0 1 0 1 X 실험1: 기본 논리 게이트 6 입력 A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. A B 1 2 7400 3 X 7400 : GND(7번), +5V(14번) B 0 0 1 1 A 0 1 0 1 X 실험1: 기본 논리 게이트 7 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. 여기서 X는 무관(Don’t Care) 조건이다. 1 D 2 E E 3 O 74125 : GND(7번), +5V(14번) 0 0 1 1 D 0 1 0 1 O 검토 3-state buffer IC인 74126의 동작원리를 설명하고 74125 와 비교하여라. 실험1: 기본 논리 게이트 8 입력 A, B, C 의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. A 1 B 2 7400 3 4 5 7400 : GND(7번), +5V(14번) 6 7400 9 10 C C 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 7400 8 X X 검토 실험 결과를 토대로 어떤 결과를 얻을 수 있는지 검토하여라. 실험1: 기본 논리 게이트 9 입력 A, B, C 의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. A 2 B 3 7402 1 5 7402 6 7402 : GND(7번), +5V(14번) 4 8 9 C C 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 7402 10 X X 검토 실험 결과를 토대로 어떤 결과를 얻을 수 있는지 검토하여라. 실험2: 불 대수와 드모르간의 정리 1 입력 A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. A B 1 2 7400 4 3 X 5 7400 7400 : GND(7번), +5V(14번) 6 Y B 0 0 1 1 A 0 1 0 1 X Y 검토 실험 결과, 입력이 A 와 B 이고 출력이 Y 라면, 이 회로는 어떤 게이트처 럼 동작하는지 검토하여라. 실험2: 불 대수와 드모르간의 정리 2 입력 A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. A B 2 3 7402 5 1 X 6 7402 4 Y B 0 0 1 1 A 0 1 0 1 X Y 7402 : GND(7번), +5V(14번) 검토 실험 결과, 입력이 A 와 B 이고 출력이 Y 라면, 이 회로는 어떤 게이트처 럼 동작하는지 검토하여라. 실험2: 불 대수와 드모르간의 정리 3 입력 A의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. 입 력에 구형파를 인가하였을 때 X와 Y에서의 출력 파형을 오실로스코프 로 관찰하여 그려 보아라. A 1 2 3 4 X 7404 7404 7404 : GND(7번), +5V(14번) Y A 0 1 0 1 X Y A X Y 검토 실험 결과, 입력이 A이고 출력이 Y 인 경우, 이 회로는 어떤 게이트처럼 동작하는지 검토하여라. 실험2: 불 대수와 드모르간의 정리 4 입력 A의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. 입 력 A에 구형파를 인가하였을 때 X에서의 출력파형을 그려 보아라. 1 A 1 2 2 7432 3 X A 0 1 X 7404 A X 7404 : GND(7번), +5V(14번) 7432 : GND(7번), +5V(14번) 검토 7404에서의 전파지연시간을 고려한 경우와 이 시간을 무시한 경우, 출력 파형을 비교하여라. 실험2: 불 대수와 드모르간의 정리 5 입력 A의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. 입력 A에 구형파를 인가하였을 때 X에서의 출력파형을 그려 보아라. 1 A 1 2 2 7408 3 X A 0 1 X 7404 A X 7404 : GND(7번), +5V(14번) 7408 : GND(7번), +5V(14번) 검토 7404에서의 전파지연시간을 고려한 경우와 이 시간을 무시한 경우, 출력 파형을 비교하여라. 실험2: 불 대수와 드모르간의 정리 6 입력 A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. A 1 2 1 7404 B 3 2 7432 4 7404 3 X B 0 0 1 1 A 0 1 0 1 X 7404 : GND(7번), +5V(14번) 7432 : GND(7번), +5V(14번) 검토 실험 결과 이 회로가 어떤 게이트처럼 동작하는지 검토하여라. 실험2: 불 대수와 드모르간의 정리 7 입력 A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. A 1 2 1 7404 B 3 2 7408 4 3 X B 0 0 1 1 A 0 1 0 1 X 7404 7404 : GND(7번), +5V(14번) 7408 : GND(7번), +5V(14번) 검토 실험 결과 이 회로가 어떤 게이트처럼 동작하는지 검토하여라. 실험2: 불 대수와 드모르간의 정리 8 입력 A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. A 1 2 7400 3 10 B 4 5 12 9 7400 7400 8 X 7400 13 11 Y 6 7400 : GND(7번), +5V(14번) B 0 0 1 1 A 0 1 0 1 X Y 검토 실험 결과를 토대로 입력이 A, B이고 출력이 X 인 경우와 출력이 Y 인 경우 이 회로는 각각 어떤 게이트처럼 동작하는지 검토하여라. 실험2: 불 대수와 드모르간의 정리 9 입력 A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. A 2 3 7402 1 9 B 5 6 11 8 7402 7402 10 X 12 7402 13 Y 4 7402 : GND(7번), +5V(14번) B 0 0 1 1 A 0 1 0 1 X Y 검토 실험 결과를 토대로 입력이 A, B이고 출력이 X 인 경우와 출력이 Y 인 경우 이 회로는 각각 어떤 게이트처럼 동작하는지 검토하여라. 실험2: 불 대수와 드모르간의 정리 10 입력 A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. U 2 1 7402 3 2 1 X 7404 3 A 4 V 1 7404 2 5 B 7400 3 V W 7400 : GND(7번), +5V(14번) 7402 : GND(7번), +5V(14번) 7404 : GND(7번), +5V(14번) Y 6 W 7404 B 0 0 1 1 A 0 1 0 1 U 검토 실험 결과, 출력 X 와 Y 를 비교 설명하여라. X Y 실험2: 불 대수와 드모르간의 정리 11 입력 A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. 1 A 2 B 3 7400 1 2 X U 7404 3 4 V 2 7404 5 3 6 7402 1 7400 : GND(7번), +5V(14번) 7402 : GND(7번), +5V(14번) 7404 : GND(7번), +5V(14번) Y W 7404 B 0 0 1 1 A 0 1 0 1 U V W 검토 실험 결과, 출력 X 와 Y 를 비교 설명하여라. X Y 실험3: Exclusive-OR 게이트 1 입력 A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. A 1 2 1 2 7408 3 7404 1 2 4 B 3 4 7404 5 7408 7432 3 X 6 B A 0 0 0 1 1 1 0 1 7404 : GND(7번), +5V(14번) 7408 : GND(7번), +5V(14번) 7432 : GND(7번), +5V(14번) 검토 실험 결과 이 회로가 어떤 게이트처럼 동작하는지 검토하여라. X 실험3: Exclusive-OR 게이트 2 입력 A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. 4 5 A B 1 2 7400 7400 6 12 3 13 9 10 7400 : GND(7번), +5V(14번) 7400 7400 11 X 8 B A 0 0 0 1 1 1 0 1 X 검토 실험 결과 이 회로가 어떤 게이트처럼 동작하는지 검토하여라. 검토 실험회로에서 NAND 게이트를 모두 NOR 게이트로 변경하면 어떤 게이트처럼 동작하는지 검토하여라. 실험3: Exclusive-OR 게이트 3 입력 A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. A 1 B 2 7486 3 X 7486 : GND(7번), +5V(14번) B A 0 0 0 1 1 1 0 1 검토 XOR 게이트의 논리식을 여러 형태로 표현하여라. X 실험3: Exclusive-OR 게이트 4 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. 4 A 5 B 1 C 2 7486 7486 3 7486 : GND(7번), +5V(14번) 6 X C 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 검토 실험 결과를 토대로 어떤 결과를 얻을 수 있는지 검토하여라. X 실험3: Exclusive-OR 게이트 5 입력 A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. 1 2 1 2 7408 3 X 7404 A B 1 3 7486 2 5 6 Y 6 Z 7404 4 3 4 5 7408 7404 : GND(7번), +5V(14번) 7408 : GND(7번), +5V(14번) 7486 : GND(7번), +5V(14번) 7404 B 0 0 1 1 A 0 1 0 1 X Y Z 검토 실험 결과를 토대로 이 회로의 동작을 설명하여라. 실험3: Exclusive-OR 게이트 6 입력 데이터 A(A3∼A0)와 B(B3∼B0)를 표와 같이 변화시키면서 출력상 태를 기록하여라. 데이터 A 데이터 B +5V 15 +5V 3 2 4 A3 0 1 0 0 13 A3 A=B 12 A2 A1 10 1 A0 B2 B1 9 B0 16 8 A>B A1 1 1 1 1 B3 11 7485 A<B A2 1 0 0 1 14 A0 0 0 1 1 A>B A=B A<B 5 6 7 B3 1 1 0 1 B2 0 0 1 1 B1 0 0 0 0 B0 0 1 0 0 A>B A=B A<B 실험3: Exclusive-OR 게이트 7 입력신호를 표와 같이 변화시키면서 출력 상태를 기록하여라. A 1 B 2 3 7486 4 5 C 7486 7486 : GND(7번), +5V(14번) 6 9 10 D 7486 8 12 7486 13 E A 0 0 0 1 1 B 0 1 1 0 1 C 0 0 0 1 1 D 0 0 1 1 1 E 1 1 1 1 1 P 검토 실험 결과를 토대로 이 회로의 동작을 설명하여라. 11 P 실험4: 가산기와 감산기 1 입력 A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. A B 1 7486 2 1 2 7408 3 S 3 C B 0 0 1 1 A 0 1 0 1 S C 7408 : GND(7번), +5V(14번) 7486 : GND(7번), +5V(14번) 검토 실험 결과를 토대로 이 회로가 반 가산기로 동작함을 확인하여라. 실험4: 가산기와 감산기 2 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. A 1 B 2 7486 3 D 3 Ba 1 2 1 2 7408 B 0 0 1 1 A 0 1 0 1 D Ba 7404 7404 : GND(7번), +5V(14번) 7408 : GND(7번), +5V(14번) 7486 : GND(7번), +5V(14번) 검토 실험 결과를 토대로 이 회로가 반 감산기로 동작함을 확인하여라. 실험4: 가산기와 감산기 3 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. 1 An 2 Bn 7408 3 1 2 7432 3 Cn 1 2 7486 3 4 5 7408 6 4 5 Cn-1 Cn-1 0 0 0 0 1 1 1 1 Bn 0 0 1 1 0 0 1 1 An 0 1 0 1 0 1 0 1 Sn Cn 7486 6 Sn 7408 : GND(7번), +5V(14번) 7432 : GND(7번), +5V(14번) 7486 : GND(7번), +5V(14번) 검토 실험 결과를 토대로 이 회로 가 전 가산기로 동작함을 확 인하여라. 실험4: 가산기와 감산기 4 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. An 1 2 7404 1 7408 2 3 2 1 2 Bn 1 3 7486 3 4 7404 Kn-1 0 0 0 0 1 1 1 1 5 5 Bn 0 0 1 1 0 0 1 1 An 0 1 0 1 0 1 0 1 Dn Kn 3 Kn 4 7408 6 4 Kn-1 7432 6 7486 7404 7408 7432 7486 : : : : GND(7번), GND(7번), GND(7번), GND(7번), Dn +5V(14번) +5V(14번) +5V(14번) +5V(14번) 검토 실험 결과를 토대로 이 회로 가 전 감산기로 동작함을 확 인하여라. 실험4: 가산기와 감산기 5 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. 데이터 A 데이터 B +5V 1 3 A4 13 A3 8 10 A2 16 A1 B4 15 2 6 A4 A3 A2 A1 B4 B3 B2 B1 0 0 0 0 0 1 1 1 1 1 0 0 1 1 1 0 0 0 1 1 0 1 1 1 0 0 0 1 1 0 0 1 0 0 1 1 1 1 1 0 0 0 0 1 0 1 1 0 1 0 1 0 1 1 0 0 1 1 1 0 B2 11 B1 5 C4 14 12 9 C0 0 1 0 1 1 0 0 1 1 1 7 B3 7483 C0 0 0 0 0 1 0 1 1 0 1 4 1 0 0 1 1 1 1 1 0 1 C4 4 3 2 1 검토 실험 결과가 올 바른지 검토하 여라. 실험4: 가산기와 감산기 6 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. B4 A4 B3 A 3 B2 A2 B1 A1 SUB 1 2 4 5 4 A4 8 3 B3 7 A3 8 B2 +5V 11 A2 7483 C4 13 7486 14 6 1 12 7486 B4 10 7486 7486 3 16 9 11 B1 10 A1 5 C0 13 12 15 2 6 9 실험4: 가산기와 감산기 SUB 0 0 0 0 0 1 1 1 1 1 A4 A3 A2 A1 B4 B3 B 2 B1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 0 1 1 1 1 0 1 1 1 0 1 1 0 0 1 0 0 1 0 0 1 1 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 C4 4 3 2 1 1 0 1 0 1 1 0 1 0 1 검토 실험 결과를 토대로 SUB=0일 때와 SUB=1일 때, 회로는 어떻게 동작하는지 검토하여라. 실험5: 인코더와 디코더 1 입력 A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. 1 2 2 1 A 7408 3 D0 7408 6 D1 7408 8 D2 7408 11 D3 4 5 7404 : GND(7번), +5V(14번) 7408 : GND(7번), +5V(14번) 7404 4 3 B 9 10 7404 12 13 검토 A 0 0 1 1 B 0 1 0 1 D0 D1 D2 D3 이 실험 회로에서 active high로 동작하는 인에이블 단자를 추가하 려는 경우 변경된 회로를 그리고, 동작을 설명하여라. 실험5: 인코더와 디코더 2 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. D0 D1 1 2 D2 D3 4 D0 0 0 0 1 5 D1 0 0 1 0 7432 : GND(7번), +5V(14번) 7432 3 A 7432 6 B D2 0 1 0 0 D3 1 0 0 0 A B 실험5: 인코더와 디코더 3 입력의 상태를 표와 같이 변화시키면서 출력 상태 를 기록하여라. D C B A 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 2 3 4 5 6 7 8 9 실험5: 인코더와 디코더 4 디코더/드라이버인 7447 IC와 7-세그먼트를 이용하여 임의의 10진 수를 표시하는 회로 7-세그먼트는 공통 에노드형인 FND 507을 사용하고, COM 단자에 연결한 330Ω 저항은 보호용이다. 그림의 회로를 구성하고, 입력 A, B, C, D의 상태를 표와 같이 변화 시키면서 출력 상태를 기록하여라. A B C D 7 A 1 B 2 C 6 D 7447 3 LT 4 BI/RBO 5 RBI +5V FND 507 a b c d e f g 13 12 11 10 9 15 14 a b c d e f g 330 COM g f f COM a b a g e d e d COM c 7447 : GND(8번), +5V(16번) b c 실험5: 인코더와 디코더 10진수 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 a b c d e f g 표시 검토 디코더/드라이버인 7447 IC 대신에 7448 IC를 사용한다면, 회로는 어떻게 변경해야 하는지 설명하라. 실험5: 인코더와 디코더 5 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. Pin 4, 5 : 0V Pin 6 : +5V C B A 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 실험5: 인코더와 디코더 6 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. EI 1 0 0 0 0 0 0 0 0 0 D7 × 1 1 1 1 1 1 1 1 1 D6 × 1 1 1 1 1 1 1 0 × D5 × 1 1 1 1 1 1 0 × × D4 × 1 1 1 1 1 0 × × × D3 × 1 1 1 1 0 × × × × D2 × 1 1 1 0 × × × × × D1 × 1 1 0 × × × × × × D0 × 1 0 × × × × × × × A2 A1 A0 GS EO 실험6: 멀티플렉서와 디멀티플렉서 1 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. 1 2 4 5 9 10 12 13 1 2 4 5 9 10 12 13 I0 I1 I2 I3 2 4 7420 6 7420 8 7420 6 7420 8 S1 S0 E 3 7420 6 F 6 7404 1 1 2 4 5 5 7404 : GND(7번), +5V(14번) 7420 : GND(7번), +5V(14번) 실험6: 멀티플렉서와 디멀티플렉서 E S1 S0 I0 I1 I2 I3 1 0 0 0 0 0 0 0 0 × 0 0 0 0 1 1 1 1 × 0 0 1 1 0 0 1 1 × 0 1 × × × × × × × × × 0 1 × × × × × × × × × 0 1 × × × × × × × × × 0 1 F 실험6: 멀티플렉서와 디멀티플렉서 2 입력 S1, S0의 상태를 표와 같이 변화시키면서 출력 상 태를 기록하여라. 7404 7404 : GND(7번), +5V(14번) S 7410 : GND(7번), +5V(14번) 1 7404 2 1 5 6 7404 10 11 E E S1 S0 1 0 0 0 0 × 0 0 1 1 × 0 1 0 1 D0 7410 3 4 5 7410 6 D1 9 10 11 7410 8 D2 1 2 13 7410 12 D0 4 3 7404 S0 1 2 13 8 9 7404 D1 D2 D3 12 D3 실험6: 멀티플렉서와 디멀티플렉서 3 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. E S1 S0 D0 D1 D2 D3 1 0 0 0 0 0 0 0 0 × 0 0 0 0 1 1 1 1 × 0 0 1 1 0 0 1 1 × 0 1 × × × × × × × × × 0 1 × × × × × × × × × 0 1 × × × × × × × × × 0 1 Y 실험6: 멀티플렉서와 디멀티플렉서 4 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. C B A D 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 실험7: 코드 변환기 1 입력의 상태를 표와 같이 변화시키면서 출력 상태 를 기록하여라. B4 B3 1 B2 2 4 B3 B2 B1 B0 0 1 0 1 1 1 0 1 0 1 1 1 0 1 0 1 1 1 1 1 B0 12 13 7486 B4 10 7486 G4 9 7486 7486 7486 : GND(7번), +5V(14번) 5 B1 3 6 8 11 G3 G2 G1 G0 G4 G3 G2 G1 G0 검토 실험 결과를 토대로 이 회로는 어떤 회로인지 동작을 설명하여라. 실험7: 코드 변환기 2 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. G4 G3 1 G2 2 4 5 G3 G2 G1 G0 0 1 0 1 1 1 0 1 0 1 1 1 0 1 0 1 1 1 1 1 12 13 8 B2 G4 10 7486 6 B3 G0 7486 B4 9 7486 7486 3 7486 : GND(7번), +5V(14번) G1 11 B1 B4 B3 B0 B2 B1 B0 검토 실험 결과를 토대로 이 회로는 어떤 회로인지 동작을 설명하여라. 실험7: 코드 변환기 3 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. A B 1 3 C D 5 9 7404 2 4 6 8 1 2 7400 4 5 7400 9 10 7400 12 7400 : GND(7번), +5V(14번) 7404 : GND(7번), +5V(14번) 7410 : GND(7번), +5V(14번) 13 1 2 13 7400 3 3 4 5 7410 6 W 8 X 12 Y 6 9 10 11 7410 8 1 2 13 7410 11 Z 7410 12 실험7: 코드 변환기 A 0 0 0 0 0 0 0 0 1 1 B 0 0 0 0 1 1 1 1 0 0 C 0 0 1 1 0 0 1 1 0 0 D 0 1 0 1 0 1 0 1 0 1 W X Y Z 검토 실험 결과를 토대로 이 회로는 어떤 회로인지 동작을 설명하여라. 실험7: 코드 변환기 4 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. 2 1 Z 7404 D C 1 2 3 7408 4 5 1 2 7432 3 6 7408 6 7404 4 5 13 12 13 6 5 7404 Y 4 3 B 7432 12 7408 11 7408 8 X 10 9 7404 : GND(7번), +5V(14번) 7408 : GND(7번), +5V(14번) 7432 : GND(7번), +5V(14번) 11 10 9 A 7432 7432 8 W 실험7: 코드 변환기 A 0 0 0 0 0 0 0 0 1 1 B 0 0 0 0 1 1 1 1 0 0 C 0 0 1 1 0 0 1 1 0 0 D 0 1 0 1 0 1 0 1 0 1 W X Y Z 검토 실험 결과를 토대로 이 회로는 어떤 회로인지 동작을 설명하여라. 실험8: 플립플롭 1 입력 R과 S의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. R 2 3 7402 1 Q 7402 4 Q 5 S 6 7402 : GND(7번), +5V(14번) R 0 0 1 0 1 S 1 0 0 0 1 Q Q 실험8: 플립플롭 2 입력 R과 S의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여 라. S 1 2 7400 3 Q 7400 6 Q 4 R 5 7400 : GND(7번), +5V(14번) R 0 1 1 1 0 S 1 1 0 1 0 Q Q 실험8: 플립플롭 3 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. R 1 2 7408 3 2 3 7402 1 Q 7402 4 Q E 5 4 S 5 7408 6 6 7402 : GND(7번), +5V(14번) 7408 : GND(7번), +5V(14번) 검토 E 단자의 역할을 설명하여라. E R S 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Q Q 실험8: 플립플롭 4 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. S 1 2 7400 3 4 5 7400 6 Q 7400 11 Q E 12 9 R 10 7400 8 13 7400 : GND(7번), +5V(14번) 검토 E 단자의 역할을 설명하여라. E 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 R 0 1 0 1 0 1 0 1 Q Q 실험8: 플립플롭 5 입력 D의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. 1 D 1 2 7400 3 4 5 7404 7400 6 Q 7400 11 Q 2 E 12 9 10 7400 8 7400 : GND(7번), +5V(14번) 7404 : GND(7번), +5V(14번) 검토 E 단자의 역할을 설명하여라. 13 E 0 0 0 1 1 1 0 0 1 D 0 1 0 0 1 0 0 1 1 Q Q 실험8: 플립플롭 6 입력 D의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. 2 13 D Q 16 Q 1 7475 D Latch E 7475 : GND(12번), +5V(5번) 검토 E 단자의 역할을 설명하라. E D 0 0 0 1 1 1 0 1 0 0 1 0 Q Q 실험8: 플립플롭 7 입력 J와 K의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. K 1 2 13 7411 12 2 3 7402 1 Q 7402 4 Q E J 3 4 5 5 7411 6 7402 : GND(7번), +5V(14번) 7411 : GND(7번), +5V(14번) 검토 E 단자의 역할을 설명하라. 6 E J K 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Q Q 실험8: 플립플롭 8 CP를 인가하기 전에 CLR은 접지 후, +5V에 접속하고 PR은 +5V에 접속한다. 단일 펄스를 인가한다. 이 회로에서 J와 K의 입력을 +5V 단자에 연결하고 Clock Pulse를 인 가하였을 때, 출력파형을 관찰하여 아래 그림에 그려 보아라 Clock Pulse를 인가하기 전에 CLR은 접지 후 +5V에 접속하고, PR은 +5V에 접속한다. 4 1 16 J 2 PR Q 15 7476 CP JK FF K Q CLR 3 14 J 0 0 1 1 K 0 1 0 1 CP Q 7476 : GND(13번), +5V(5번) CP Q Q 검토 CLR과 PR 단자의 역할을 설명하여라. 실험9: 비동기식 카운터 1 CLR을 Low에서 High로 하여 모든 플립플롭의 출력을 Clear한다. 클록펄스(CP)를 순차적으로 인가하면서 출력 A, B, C, D의 상태를 표에 기록하여라. 또한 그 결과를 Timing Diagram으로 그려라. A +5V 4 CP B +5V Q 15 J 1 +5V 9 J Q 6 K CLR 3 11 4 J 12 Q K CLR 15 9 J 7476 Q 8 CLR 7476 : GND(13번), +5V(5번) 16 Q 6 7476 Q D +5V 1 7476 16 C K CLR 3 7476 Q 12 K CLR 8 Q 11 실험9: 비동기식 카운터 CP 1 2 3 4 5 6 7 8 D C B A CP D C B A 9 10 11 12 13 14 15 16 CP A B C D 검토 이 카운터의 Modulus는 얼마인가? 또한 Up 또는 Down 카운터인지? 실험9: 비동기식 카운터 2 PR을 Low에서 High로 하여 모든 플립플롭의 출력을 Set한다. 클록펄스(CP)를 순차적으로 인가하면서 출력 A, B, C, D의 상태를 표에 기록하여라. 또한 그 결과를 Timing Diagram으로 그려라. A +5V 4 CP B +5V J Q 15 1 +5V 9 Q 11 J 6 K PR 2 4 J 14 12 Q 15 K PR 9 J 7476 Q 7 PR 7476 : GND(13번), +5V(5번) 10 16 Q 6 7476 Q D +5V 1 7476 16 C K PR 2 7476 Q 14 12 K PR 7 Q 11 실험9: 비동기식 카운터 CP 1 2 3 4 5 6 7 8 D C B A CP D C B A 9 10 11 12 13 14 15 16 CP A B C D 검토 이 카운터의 Modulus는 얼마인가? 또한 Up 또는 Down 카운터인지? 실험9: 비동기식 카운터 3 클록펄스(CP)를 순차적으로 인가하면서 출력 A, B의 상태를 표에 기록 하여라. 또한 그 결과를 Timing Diagram으로 그려라. A CP B +5V +5V 4 9 J Q 1 15 J Q 11 2 3 7400 6 7476 16 1 K 7476 12 CLR 3 K CLR 8 7400 : GND(7번), +5V(14번) 7476 : GND(13번), +5V(5번) CP A 검토 이 카운터의 Modulus는 얼마인가? B CP 0 1 2 3 4 5 B A 실험9: 비동기식 카운터 4 클록펄스(CP)를 순차적으로 인가하면서 출력 A, B, C, D의 상태를 표 에 기록하여라. 또한 그 결과를 Timing Diagram으로 그려라. A +5V 4 CP B +5V J Q 15 1 9 J Q 12 CLR 16 K CLR 3 C B Q 11 J 6 7476 K 8 D 9 Q 15 J 1 7400 : GND(7번), +5V(14번) 7476 : GND(13번), +5V(5번) CP +5V 7476 3 1 2 3 4 5 6 4 11 6 K D +5V 7476 16 C 7476 12 CLR 3 K CLR 8 1 7400 A 2 CP 7 8 9 10 11 12 D C B A 실험9: 비동기식 카운터 CP A B C D 검토 이 카운터의 Modulus는 얼마인가? 실험9: 비동기식 카운터 5 회로의 입력단자인 1번 핀에 1KHz, 5V인 구형파를 인가한 후 출력 파 형을 그려라. +5V 5 CP 1 7490 Input B QD R0(1) R0(2) R9(1) R9(2) 2 3 6 7 CP QD 검토 이 카운터의 Modulus는 얼마인가? 11 10 실험9: 비동기식 카운터 6 회로의 입력단자인 1번 핀에 1KHz, 5V인 구형파를 인가한 후 출력 파 형을 그려라. +5V 11 14 QD Input A CP 1 Input B 7490 5 QA 12 10 R0(1) R0(2) R9(1) R9(2) 2 3 6 7 CP QA 검토 이 카운터의 Mod는 얼마인가? 실험9: 비동기식 카운터 7 회로의 입력단자인 1번 핀에 1KHz, 5V인 구형파를 인가한 후 출력 파 형을 그려라. +5V 5 CP 1 Input B 7492 QD 8 10 R0(1) 6 CP QD 검토 이 카운터의 Mod는 얼마인가? R0(2) 7 실험9: 비동기식 카운터 8 회로의 입력단자인 14번 핀에 1KHz, 5V인 구형파를 인가한 후 출력 파 형을 그려라. +5V 12 QA CP 14 Input A 1 Input B 7492 5 QD 8 10 R0(1) 6 R0(2) 7 CP QD 검토 이 카운터의 Mod는 얼마인가? 실험9: 비동기식 카운터 9 회로의 입력단자인 1번 핀에 1KHz, 5V인 구형파를 인가한 후 출력 파 형을 그려라. +5V 5 CP 1 Input B 7493 QD 11 10 R0(1) 2 CP QD 검토 이 카운터의 Mod는 얼마인가? R0(2) 3 실험9: 비동기식 카운터 10 회로의 입력단자인 14번 핀에 1KHz, 5V인 구형파를 인가한 후 출력 파 형을 그려라. +5V 12 1 QA Input B CP 14 Input A 7493 5 QD 11 10 R0(1) 2 CP QD 검토 이 카운터의 Mod는 얼마인가? R0(2) 3 실험10: 동기식 카운터 1 CLR을 Low에서 High로 하고, 클록펄스(CP)를 순차적으로 인가하면 서 출력 A, B, C의 상태를 표에 기록하여라. A B 1 C 4 3 7408 2 5 6 7408 +5V 4 CP 9 Q 15 J 1 6 K CLR 4 7476 Q 12 3 CLR 7408 : GND(7번), +5V(14번) 7476 : GND(13번), +5V(5번) Q 15 J 1 7476 16 Q 11 J K CLR 8 7476 Q 16 K CLR 3 Q 14 실험10: 동기식 카운터 CP 1 2 3 4 5 6 7 검토 C B 이 카운터의 Modulus 는 얼마인가? A 실험10: 동기식 카운터 2 CLR을 Low에서 High로 하고, 클록펄스(CP)를 순차적으로 인가하면서 출력 A, B, C, D의 상태를 표에 기록하여라. A C B 1 2 D 4 7408 3 5 6 7408 +5V 4 CP Q 15 J 1 9 6 K 3 Q 15 J K 8 CLR 7408 : GND(7번), +5V(14번) 7476 : GND(13번), +5V(5번) J 7476 16 CLR 9 Q 6 7476 12 CLR 4 1 7476 16 Q 11 J K 7476 12 CLR 3 K CLR 8 11 실험10: 동기식 카운터 CP 1 2 3 4 5 6 7 8 검토 D C B A CP 9 10 11 12 13 14 15 16 이 카운터의 Modulus는 얼마인가? D C B A 실험10: 동기식 카운터 3 입력 A, B, C, D를 High, Low, High, High로 놓는다. 즉 초기상태를 1101(=DCBA)로 놓는다. CLR을 Low에서 High로 하여 카운터의 출력을 Clear한다. LOAD 단 자를 Low로 하여 출력이 1101이 됨을 확인한 후, LOAD 단자를 High 로 한다. 단일펄스를 16개 인가하여 출력상태를 기록하여라. 실험10: 동기식 카운터 CP 1 2 3 4 5 6 7 8 QD QC QB QA CP 9 10 11 12 13 14 15 16 QD QC QB QA 검토 이 카운터의 상태도를 그려 보아라. 또한 RCO 의 역할은 무엇인가? 실험11: 기타 카운터 1 CLR을 Low로 하여 카운터의 출력을 Clear한다. CLR을 High로 하고 클록펄스(CP)를 순차적으로 인가하면서 출력 QD , QC , QB , QA의 상태를 표에 기록하여라. +5V 7 10 9 6 5 4 3 7404 : GND(7번), +5V(14번) 7408 : GND(7번), +5V(14번) 7412 : GND(7번), +5V(14번) 74161 : GND(8번), +5V(16번) 2 CP CLR 1 2 7408 3 1 QD Enable P Enable T LOAD D C B 74163 A QC 11 12 QB 13 QA 14 CLK CLEAR 6 7412 3 4 5 1 3 2 4 7404 실험11: 기타 카운터 CP 1 2 3 4 5 6 7 8 9 검토 QD QC QB 이 카운터의 Modulus는 얼마인가? QA 10진수 실험11: 기타 카운터 2 CLR을 Low로 하여 Ring Counter의 상태가 1000(=ABCD)임을 확인한 다. CLR을 High로 하여 Ring Counter를 동작시킨다. 단일펄스를 인가하여 출력상태를 기록하여라. A B C D +5V 4 2 10 PR Q D 7474 3 5 CLR PR D 2 7434 1 CP 12 4 Q 9 2 1 CLR CP 7434 : GND(7번), +5V(14번) 7474 : GND(7번), +5V(14번) 13 Q 7474 3 CLR PR D 7474 11 CP 10 CP 5 12 PR D 7474 11 CP CLR 1 CLR 13 Q 9 실험11: 기타 카운터 CP 1 2 3 4 5 D C B A CP 6 7 8 9 10 검토 이 카운터의 상태도를 그려 보아라. D C B A 실험11: 기타 카운터 3 PR을 Low로 하여 모든 플립플롭의 상태가 1111(=ABCD)이 되도록 한다. PR을 High로 하여 존슨 카운터를 동작시킨다. A 출력상태를 기록하여라. B 단일펄스를 인가하여 C D +5V 1 2 13 CLR D Q 7474 3 CP 12 CLR D Q 9 2 11 CP 4 PR CP 7474 : GND(7번), +5V(14번) PR 10 13 CLR D 7474 Q PR 5 1 Q 7474 Q 3 CP 4 12 CLR D Q 9 7474 Q PR 5 11 CP PR 10 Q 8 실험11: 기타 카운터 CP 1 2 3 4 5 D C B A CP 6 7 8 9 10 검토 이 카운터의 상태도를 그려보아라. D C B A 실험12: 레지스터 1 CLR을 Low에서 High로 하여 모든 플립플롭의 출력을 Clear한다. 클록펄스(CP)를 순차적으로 인가하면서 출력의 상태를 표에 기록 하여라. A 4 I Q J 15 7476 1 B 9 Q J 11 7476 6 C 4 Q J 15 7476 1 D 9 J Q 11 Q 10 7476 6 7404 16 1 2 K CLR Q 14 12 K 3 CP CLR 7404 : GND(7번), +5V(14번) 7476 : GND(13번), +5V(5번) CLR 8 Q 10 16 K CLR 3 Q 14 12 K CLR 8 실험12: 레지스터 CP 1 2 3 4 5 6 7 8 9 I × 1 1 1 1 0 0 0 0 A B C D 실험12: 레지스터 2 A를 Low로 하고 CLR을 Low에서 High로 한다(모든 출력을 Clear). A를 High로 하면, 입력에 High가 인가된다. 단일펄스를 1개 인가하면, 첫 번째 출력이 나온다. 그 후 7개의 단일 펄스를 인가하여 8개의 출력상태를 기록하라(Clock의 수 1~8). A를 Low로 하면, 입력에 Low가 가해진다. 단일펄스를 8번 인가하여 8개의 출력상태를 기록하라(Clock의 수 9~16). 실험12: 레지스터 CP 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 QA QB QC QD QE QF QG QH 실험12: 레지스터 3 CLR을 Low에서 High로 하여 출력을 Clear한다. 제어모드를 변화시키고 클록펄스(CP)를 순차적으로 인가하면서 출 력 QA~QD의 상태를 표에 기록하여라. 실험12: 레지스터 CP S1 S0 R L A B C D 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 × × × × × × × × × × × × × × × × × × × × × × × × × × 0 1 × × 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 × × × 0 1 × × × 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 QA QB QC QD 실험13: 멀티바이브레이터 1 A와 B점에서의 파형을 오실로스코프로 관찰하여 그려 보아라. A점에서의 파형은 오실로스코프의 Ch-A, B점에서의 파형은 Ch-B 로 관찰한다. 1K 1K 관찰한 파형의 주기 와 듀티 사이클을 산출하여라. R1 1 R2 C1 2 3 4 A 0.1F 7404 C2 0.1F B 7404 7404 : GND(7번), +5V(14번) 검토 이 실험을 통하여 얻은 주파수는 아래 식으로 주어지는 이론식과 어느 정 도의 오차가 있는지 검토하여라. f 1.4 R1C1 R2C2 실험13: 멀티바이브레이터 2 구형파 +5V, 10KHz의 파형을 입력하는 경우 A와 B점에서의 파형을 오실로스코프로 관찰하여 그려 보아라. A점에서의 파형은 오실로스코프의 Ch-A, B점에서의 파형은 Ch-B로 관찰한다. +5V 5.6K 구형파 발생기 +5V, 10kHz A 1 7403 3 2 5.6K 4 7403 6 B 5 0.033F 7403 : GND(7번), +5V(14번) 검토 B점에서의 펄스 폭은 A점에서의 펄스 폭보다 넓은데 그 원인을 검토하여라. 실험13: 멀티바이브레이터 3 회로에서 가변저항 500을 0V에서부터 서서히 변화시켜 출력레벨 이 High에서 Low로 바뀌었을 때의 입력전압(UTL: Upper Trigger Level)을 측정한다. 다시 입력전압을 서서히 감소시켜 출력전압이 Low에서 High로 바 뀌었을 때의 입력전압(LTL: Lower Trigger Level)을 측정하여라. +5V ① 500 ② ③ 1 2 출력 7414 7414 : GND(7번), +5V(14번) 검토 가변저항 대신에 7414의 1번 핀에 정현파 3VP-P, 1KHz를 인가한 경우 출 력파형을 간략하게 스케치하고, 그 결과를 검토하여라. 실험13: 멀티바이브레이터 4 출력에서의 파형을 오실로스코프로 관찰하여 그려 보아라. 관찰한 파형의 듀티 사이클과 주기를 측정하여라. +5V 7 Dis. 10K 8 4 27K Res. Out 6 Thr. 555 2 Tri. 0.1F 3 CV 1 출력 5 0.01F 검토 실험을 통하여 얻은 주파수와 듀티 사이클이 이론값과 어느 정도의 오차 가 있는지 검토하여라. 실험13: 멀티바이브레이터 5 펄스 발생기를 단일펄스(50s)로 고정시켜 인가한 후, 펄스 폭 tw를 오실로스코프로 측정하여라. 오실로스코프의 수평 스위프 속도를 조정하여 펄스가 수평눈금과 일치시킨 후, 펄스 발생기를 10kHz로 전환하여라. 이 경우의 출력 Q의 파형을 그려보아라. 콘덴서 C를 10F로 바꾸고 단일펄스로 전환하여 펄스 폭을 측정하 여라. +5V 펄스 발생기 단일펄스 +5V, 50s C=1F R=27K 10 11 Cext Rext 6 3 Q A1 4 A2 74121 5 B Q 1 검토 실험을 통하여 얻은 펄스 폭이 이론값과 어느 정도의 오차가 있는지 검토 하여라. 실험13: 멀티바이브레이터 6 펄스 발생기를 단일펄스(50s)로 고정시켜 인가한 후, 펄스 폭 tw를 오실로스코프로 측정하여라. 오실로스코프의 수평 스위프 속도를 조정하여 펄스가 수평눈금과 일치시킨 후, 펄스 발생기를 10kHz로 전환하여라. 이 경우의 출력 Q의 파형을 그려보아라. 펄스 발생기의 주파수를 감소시켜 출력 가 Low가 될 때의 주파수를 +5V 구하여라. C=1F R=27K 14 Cext 1 A 펄스 발생기 단일펄스 +5V, 50s 2 +5V B 3 C D 15 Rext 13 Q 74123 Q 4 검토 실험을 통하여 얻은 펄스 폭이 이론값과 어느 정도의 오차가 있는지 검토 하여라. 실험13: 멀티바이브레이터 7 펄스 발생기를 단일펄스(50s)로 고정시켜 인가한 후, 펄스 폭 tw를 오실로스코프로 측정하여라. 오실로스코프로 C양단의 출력과 RL양단의 파형을 관찰하여 그려 보아라. RA=10M, C=10F일 때, LED가 점등되는 시간을 이용하여 펄스 폭 tw를 측정하여라. +5V RA=10K 펄스 발생기 단일펄스 +5V, 50s 2 1 7404 C=0.01uF 4 8 Reset Vcc 7 Discharge Output 3 2 Trigger 555 6 Threshold Control 5 GND 1 RL=1K 330 LED 0.01uF 7404 : GND(7번), +5V(14번) 검토 실험을 통하여 얻은 펄스 폭이 이론값과 어느 정도의 오차가 있는지 검토 하여라. Term Project: 디지털시계 1. 회로도 디지털 시계의 블록 다이어그램 발진 회로 분주 회로 카운터 회로 디코더 회로 표시 회로 발진회로 • 디지털 시계에 안정적인 클록(clock)을 제공할 목적으로 설계되는 회로 • 가변저항 R2(100K)를 가변하여 발진주파수를 변화 • 즉, 가변저항을 적절히 변화시켜서 디지털시계의 시간을 조정 R1 100K C 0.01uF R2 100K Term Project: 디지털시계 분주회로 • 발진회로로부터 얻어진 구형파를 이용하여 디지털 시계의 기본 단위인 1초 를 나타내기 위한 1Hz 주파수를 얻는 회로 CP CLK 4020 RES Q14 Q13 Q12 Q11 Q10 Q9 Q8 Q7 Q6 Q5 Q4 Q1 10 ÷2 11 ÷4 2 ÷2 5 ÷2 ÷2 카운터 회로 Hour Minute Second 12진 카운터 6진 카운터 10진 카운터 6진 카운터 10진 카운터 7490, 7492 7492 7490 7492 7490 Term Project: 디지털시계 디코더 회로 및 표시회로 • 카운터 회로로부터 얻어진 2진 데이터를 표시하기 위해 디코더 회로 및 표시 회로가 필요. • 디코더 회로 : 7447(Common Anode) • 표시회로 : 7-Segment +5V 330 a f e a b c g b d c SND517 d e f g 13 12 11 10 9 15 14 A B C D E F G BI /R B R 1 2 4 8 O BI LI 7447 7 1 2 6 4 5 3 +5V Term Project: 디지털시계 기타 사항 • 시와 분을 조정하는 S1과 S2 스위치 부분에 사용한 7414는 슈미트 트리거 (Schmitt trigger) 회로가 내장된 IC로서 기계적인 스위치 조작 시에 발생하 는 접점(contact)의 바운싱(bouncing) 영향을 제거하기 위해 사용 hour 7414 4 3 2 1 S1 Term Project: 디지털시계 디지털시계 회로도 +5V +5V +5V +5V +5V +5V 330 330 330 330 330 330 a f SND517 e a b c d e f g 13 12 11 10 9 15 14 a b c d e f g 13 12 11 10 9 15 14 a b c d e f g 13 12 11 10 9 15 14 a b c d e f g 13 12 11 10 9 15 14 A B C D E F G A B C D E F G A B C D E F G A B C D E F G A B C D E F G BI 7447 /R B R 1 2 4 8 O BI LI BI 7447 /R B R 1 2 4 8 O BI LI BI 7447 /R B R 1 2 4 8 O BI LI BI 7447 /R B R 1 2 4 8 O BI LI BI 7447 /R B R 1 2 4 8 O BI LI IC6 7 1 2 6 4 5 3 IC5 7 1 2 6 4 5 3 +5V 2 IC4 7 1 2 6 4 5 3 +5V IC3 7 1 2 6 4 5 3 +5V b d c a b c d e f g 13 12 11 10 9 15 14 A B C D E F G BI /R B R 1 2 4 8 O BI LI IC2 7447 7 1 2 6 4 5 3 +5V 12 10 9 A B IC13 11 12 11 9 Q Q Q Q A B C D 8 4 R0 R 0 (1) (2) 14 1 3 IC13 IC12 7492 6 7 12 9 8 11 Q Q Q Q A B C D 14 1 3 2 7410 IC16 74HC04 : GND(7), Vcc(14) 74LS10 : GND(7), Vcc(14) 74HC14 : GND(7), Vcc(14) 74LS47 : GND(8), Vcc(16) 74LS90 : GND(10), Vcc(5) 74LS92 : GND(10), Vcc(5) 4020 : GND(8), Vcc(16) 1 ② 7492 R0 R0 (1) (2) A B 2 3 6 7 7414 4 5 IC10 12 11 9 Q Q Q Q A B C D R 0 R0 R9 R9 (1) (2) (1) (2) A B 6 IC11 7490 14 1 6 7 A B 14 1 ① +5V R 0 R 0 R9 R9 (1) (2) (1) (2) 11 ⑤ 12 9 8 11 Q Q Q Q A B C D 7492 R0 R 0 (1) (2) A B 2 3 6 7 9 10 IC8 12 11 9 Q Q Q Q A B C D 14 1 6 7 IC16 IC14 S2 14 1 2 3 6 7 ④ ⑥ 10 11 1Hz 15 Q11 14 Q10 1 100K 2 3 100K 5 6 IC15 74HC04 0.01F 4020 4 IC7 7490 R0 R0 R9 R 9 (1) (2) (1) (2) A B minite ③ 2Hz IC9 7490 7414 8 hour S1 12 9 8 11 Q Q Q Q A B C D IC1 7 1 2 6 4 5 3 +5V 1 IC13 13 a b c d e f g 13 12 11 10 9 15 14 g Term Project: 디지털시계 2. 시뮬레이션 로직웍스로 시뮬레이션 수행 시 고려사항 • 저항이나 콘덴서 등과 같은 수동소자는 사용하지 않아도 된다. 따라서 발진 회로는 회로도와 같이 구성할 필요가 없으므로 “clock”만을 사용한다. • 7- 세그먼트의 COM 단자에 연결한 330 저항도 시뮬레이션 수행에는 필 요하지 않다. • 7414는 실제적인 스위치 조작 시에 발생하는 문제점을 해결하기 위해 사용 한 IC이므로 사용할 필요가 또한 없다. • 7-세그먼트는 라이브러리에서 “7-Seg Disp Inv”를 사용하고, 시와 분을 조 정하는 스위치 S1과 S2는 “SPDT Switch”를 라이브러리에서 선택하여 사용 한다. Term Project: 디지털시계 시뮬레이션 수행 결과 Term Project: 디지털시계 3. 제작 도구 인두기 • 저항이나 콘덴서 등을 프린트 기판에 납땜할 때 필요하다. 여러 가지 종류가 있으나 끝이 뾰족하고 가는 것, 소비전력이 15~20W 정도의 것을 선택한다. 인두기 스텐드 • 인두기를 고정시키는데 사용된다. 니퍼(nipper) • 저항이나 콘덴서 등을 기판에 납땜한 다음에 여분의 리드(lead) 선을 절단하 는데 사용된다. 인두기 인두기 스텐드 니퍼 Term Project: 디지털시계 래핑기(wrapping tool) • 래핑선을 사용하여 부품과 부품 사이를 접속할 때 사용하는 도구 스트리퍼(stripper) • 직경 0.25mm 정도의 래핑선의 피복을 벗기는데 사용 납흡입기(solder sucker) • 수동소자나 DIP 타입(다리(lead)가 달린) 부품의 납땜제거에 사용 레핑기 스트리퍼 납흡입기 Term Project: 디지털시계 4. 소요 부품 부품 목록 번호 품명 1 TTL, 74HC04 수량 1EA 비고 14pin, IC15 2 TTL, 74LS10 1EA 14pin, IC13 3 TTL, 74HC14 1EA 14pin, IC16 4 TTL, 74LS47 6EA 16pin, IC1~IC6 5 TTL, 74LS90 3EA 14pin, IC7, 9, 11 6 TTL, 74LS92 3EA 14pin, IC8, 10, 12 7 CMOS, 4020 1EA 16pin, IC14 8 7-segment, SND517 6EA Common Anode 9 IC Socket, 14 pin 9EA DIP 10 IC Socket, 16 pin 7EA DIP Term Project: 디지털시계 번호 11 품명 IC Pin Array 수량 300 pin 비고 wrapping 12 Pin Holder 60 pin socket 대용 13 토글 스위치, 소형 3EA 시, 분 조정용, 전원 입력용 14 콘덴서, 0.01F 1EA Ceramic 15 저항, 330[] 6EA 1/4W(등등갈) 16 저항, 100[K] 1EA 1/4W(갈흑황) 17 가변 저항, 100[K] 1EA trimmer type 18 만능기판, SYP-1712 1EA 디지털 전용 19 기판 지지대, PM20 4EA 너트 포함 20 DC Power Jack, DC-002 1EA 1.3 21 어댑터, +5V, 300mA 1EA 22 래핑선 10m 23 땜납 3m 0.25mm Term Project: 디지털시계 부품 외향 TTL : 14pin IC IC Socket: 14pin TTL : 16pin IC IC Socket: 16pin CMOS 16pin IC 7-segment IC Pin Array Pin Holder 103 금색(오차) 갈색(1) 주황색(3) 주황색(3) Toggle Switch 콘덴서(0.01F) 저항(330) 금색(오차) 노랑(4) 검정(0) 갈색(1) 저항(100K) Term Project: 디지털시계 부품 외향(Cont’d) 가변저항(100K) - 기판 지지대 DC power jack + 정전압 어댑터 만능기판, SYP-1712 레핑와이어 납 Term Project: 디지털시계 5. 제작 방법 납땜 순서 ① 인두기가 가열할 때까지 기다린다. ② 부품을 기판에 부착한다. ③ 인두기 끝을 납땜하는 곳에 닿게 한다. 납땜하려는 부분에 인두기를 댄 후, 납을 인두기 끝에 닿게 하여 납이 녹으 면 일정양의 납을 녹인 후 뗀다. 납땜하는 부분에 납이 잘 부착되면 인두기 를 재빨리 뗀다. ④ 다리를 절단한다 부품 배치 및 납땜 • 열에 약한 7-세그먼트는 핀 홀더(pin holder)를 사용하고 IC 들은 IC 소켓을 사용한다. • IC의 배치는 7490과 7492는 index hole이 오른쪽으로 향하도록 배치하고, 나머지는 왼쪽으로 향하도록 배치한다. • 저항, 콘덴서, 스위치 등을 배치한다. Term Project: 디지털시계 부품 배치 및 납땜(Cont’d) • 핀 어레이를 요구되는 수량만큼 절단하여 각 부품 주변에 배치한다. • 배치가 완료되면 납땜을 한다. • 부품 배선도를 참조하여 5V와 GND, 부품간 연결 부분을 납땜한다. • 납땜이 완료되면, 회로도를 참조하여 래핑기와 래핑선을 이용하여 부품 및 소자간을 결선한다. • 100K 반고정 저항은 3개의 단자가 있는데, ⓐ와 ⓑ를 사용하거나 ⓑ와 ⓒ 를 사용해야 한다. ⓑ ⓐ top view ⓒ bottom view • 시와 분을 조정하는 토글 스위치의 결선도는 다음과 같다.(회로도 참조) S1 S2 ①② ③ ④⑤⑥ S1 ①②③ 7414 (IC16) S2 100K 0.01uF 74HC04 (IC15) 7490 (IC9) 7492 (IC10) ④⑤⑥ 7447 (IC3) 7447 (IC4) 330 7447 (IC5) 330 7447 (IC6) 330 +5V 100K 330 4020 (IC14) 7492 (IC12) 7492 (IC8) 7447 (IC2) 330 330 Toggle Switch 7410 (IC13) 7490 (IC11) 7490 (IC7) 7447 (IC1) DNG Power Jack Term Project: 디지털시계 부품 배치도 S1 +5V S2 ④⑤⑥ 100K 330 0.01uF 74HC04(IC15) 7490(IC9) 7447(IC3) 7447(IC5) 330 100K 330 7492(IC8) 4020(IC14) 7492(IC12) 7447(IC2) 330 Toggle Switch 7410(IC13) 7490(IC11) Power Jack 7490(IC7) 7447(IC1) 330 GND 7414(IC16) ①②③ 7492(IC10) 7447(IC4) 7447(IC6) 330 Term Project: 디지털시계 부품 배선도 Term Project: 디지털시계 회로 완성도 13장 논리회로 실험 끝