Transcript (서강덕교수님_김동욱)2 - 성균관대학교 e

졸업작품
반도체 전력 소자에서의 최적 FLR 설계 Tool 개발
공민진, 김동욱, 배정민
성균관대학교 정보통신공학부
Optimum FLR Design Tool in Power Devices
Kong Minjin, Kim Donguk, Bae Jungmin
School of Information and Communication Engineering
Sungkyunkwan University
지도 교수: 서강덕 교수님
연구실명: Device Solution Lab
ⓔ개 요
2. Ring Junction Width 최적화 Medici Simulation
Vring (V )
Vring (V )
IGBT, Power MOSFET과 같이 고전압을 Blocking하는 Power Device에
서 높은 Breakdown Voltage는 중요한 Device 특성 중 하나이다. Device
내의 P-N Junction Curvature구간의 Breakdown Voltage가 감소하는 효
과를 보상하기 위해 Junction Termination 기술의 일종인 Field Limiting
Rings(FLR)을 사용한다.
MAIN Junction
p
p
p
p
xj
Ring Width (μm)
N
ND  3.3  1014 cm 3 , x j  5m
Depletion Region
ⓔ
N Buffer
p
시스템 구성
Optimum Device 내부의 Series Resistance를 최소화 하는
model
조건에서 Target Voltage를 달성하는 Design
< IGBT 형 FLR Model>
Ring의 개수와 Spacing을 결정하는 FLR Design에서 Numerical한 방법을
이용한 설계는 굉장히 복잡하고 어렵다. 이에 Analytical FLR Design 방법이
연구되어왔다.
Robust
model
공정 및 설계 과정에서 발생하는 Variation에 의해
Drop되는 Breakdown Voltage를 보완하기 위해
Ring 추가를 통해 Voltage Margin을 가지는 Design
Variation
voltage
Power Device 설계의 핵심 5대 변수 (Doping
Concentration, Junction Depth, Epitaxial Layer,
Ring Distance, Diffusion)의 Variation에 따라 발생
하는 Voltage Drop 제시
Previous Work
[반도체 전력소자에서의 최적 FLR 시스템의 해석적 설계 방법,1991, 서강덕]
V
Vi
Bi 1
di
p
p
i  1th ring
i th ring
마지막 Ring과 stopper의 거리 : dmax
 3 Wpp 

dmax  2 x jWpp 

4 xj 
1/7
 x 2j  x j
Custom
model
Indirect path dmax
를
통해 Ring의 Direct path의
Breakdown voltage를 계산한다.
Direct path
VBDi 1
n
1.0
d1o
E do
2
0.8
D do
VBI 0.6
VBP
0.4
C
1
ⓔ
2
A
dmax
4
3
2
ring spacing di / x j
d io
결과
 Graph를 통해 Voltage 계산 및 FLR Spacing에 따른 FLR Design 제시
2
2
4
2
  WBi   dmax  x j 2  kx jWBi  WBi  x j




Ring spacing에 따른 전압은 좌측
그래프와 같다.
위의 Analytical FLR Design 방법을 사용하면 쉽고도 정확하게 FLR 설계가
가능하지만 복잡한 계산과 시간이 소모된다. Device설계를 쉽고 편하게 하기
위해 Analytical FLR Design 수식을 기본으로 Target voltage입력만으로 원
하는 Breakdown Voltage를 달성하는 FLR Design Tool을 구상하였다.
ⓔ
User가 임의로 Power Device를 설계 하였을 경우
달성 가능한 Breakdown Voltage 제시
Direct voltage와 Indirect voltage를
이용하여 Ring spacing을 결정한다.
0.2
0
2
VBIi 1   VBi  VRTi 
d 4o
B
2
2

qND  dmax  x j   d i  x j 

  (d i )d i 

2 s  4
d i  x j  kx j

Indirect path의 Voltage Relation :
3
ND  0.8  1014 cm 3 , x j  5m
Ring Width가 2xj 이상일 때 5% 미만의 Voltage Drop을 가진다. Tool에서는
안정적인 설계를 위해 Width를 3%의 미만의 오차를 가지는 3xj로 하였다.
ND
Wpp
Ring Width (μm)
<Robust Model>
<10% Variation Result>
 Target Voltage와 Junction Depth에 따른 FLR Structure 제시
MEDICI Simulation을 통한 검증
1. FLR Design Model Electric Field 검증
ND  1.7  1014 cm 3
Wepi  70μm
x j  10μm
< V (Anode) = -350V >
Breakdown voltage를 달성하는 Model을 간단한 입력을 통해 빠르고
정확하게 제시하는 FLR Design Tool을 제작하였다.