Διάλεξη 10 - Εργαστήριο
Download
Report
Transcript Διάλεξη 10 - Εργαστήριο
Δυναμική συμπεριφορά των
λογικών κυκλωμάτων MOS
Διάλεξη 10
Δομή της διάλεξης
Εισαγωγή
Αντιστροφέας NMOS με φορτίο τύπου αραίωσης
Αντιστροφέας CMOS
Διάφορα ζητήματα
Ασκήσεις
2
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS
Εισαγωγή
3
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Εισαγωγή
Σε προηγούμενες διαλέξεις παρουσιάστηκε η στατική
σχεδίαση των λογικών πυλών MOS
Θα μελετήσουμε την απόκριση στο πεδίο του χρόνου
Κάθε κόμβος έχει χωρητικότητα προς τη γείωση και δεν
μπορεί να μεταβάλλει την τάση του στιγμιαία
καθυστερήσεις
Υπολογισμοί για χρόνο ανόδου, χρόνο καθόδου και μέση
καθυστέρηση μετάδοσης
4
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Οι χωρητικότητες στα λογικά κυκλώματα
Κατηγορίες χωρητικοτήτων:
Χωρητικότητες ανάμεσα στους
ακροδέκτες των MOS τρανζίστορς (μη
γραμμικές)
Χωρητικότητα διασυνδέσεων
Απλοποίηση ανάλυσης: συγχώνευση
των ανωτέρω σε μια σταθερή ενεργή
κομβική χωρητικότητα C
5
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS
Αντιστροφέας NMOS με φορτίο τύπου αραίωσης
6
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Μετάβαση εξόδου από Low σε High
Φόρτιση πυκνωτή από VOL σε VDD=5V
Ισοδύναμο κύκλωμα φόρτισης
7
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Μετάβαση εξόδου από Low σε High
Οι σημαντικές χρονικές στιγμές
t1, t4: καθορίζουν το χρόνο ανόδου
t3 = τPLH για σήμα εισόδου βηματική συνάρτηση
t2: το MOS αραίωσης μεταβαίνει από την περιοχή κόρου στην γραμμική περιοχή
8
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Υπολογισμός τPLH
Στον χρόνο t2 αλλάζει η διαφορική εξίσωση που περιγράφει το κύκλωμα τμηματικός
υπολογισμός:
PLH t3 t2 t3 t2
Ο φόρτος τύπου αραίωσης ξεκινά στον κόρο και επειδή υGS=0
i DSL
KL
2
VTNL
2
Το στοιχείο φόρτου μένει στον κόρο για υΟ<VDD+VTNL αφού υDS=VDD-υΟ
Ο χρόνος t2 για να φτάσει στο όριο του κόρου είναι (φόρτιση με σταθερό ρεύμα):
t2
C
2C
u t2 u 0
V VTNL VOL
2 DD
iD
KL VTNL
9
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Υπολογισμός τPLH
Στο χρόνο t2 ως t3, το στοιχείο φόρτου είναι στη γραμμική περιοχή,
με υGS=0, υDS=VDD-υC
V uc
iDSL KL 0 VTNL DD
VDD uc
2
duc
Είναι: i D C
οπότε:
dt
V3
t3 K
duc
V 2 2VTNL VDD uc VDD uc t2 2CL dt,
V2 VDD VTNL , V3
VDD VOL
2
Λύνοντας:
VDD V3 2VTNL VDD V2
C
t3 t 2
ln
K L VTNL VDD V2 2VTNL VDD V3
VTNL
VTNL
C
t3 t 2
ln 4
1 RonLC ln 4
1
K L VTNL VDD VOL
V
V
DD
OL
10
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Υπολογισμός τPLH
Όπου:
RonL
1
KL VTNL
Συνολικά έχουμε για το χρόνο τPLH:
PLH
VDD VTNL VOL
VTNL
t3 t2 t2 RonLC ln 4
1 2
V
V
V
OL
TNL
DD
11
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Υπολογισμός χρόνου ανόδου
tr t 4 t1 t 4 t2 t2 t1
Στον κόρο για t1 ως t2, στη γραμμική περιοχή για t2 ως t4
Τμηματικός υπολογισμός:
VC(t2)=VDD+VTNL, V10%=VOL+0.1ΔV , V90%=VDD-0.1ΔV
Στον κόρο το ρεύμα είναι σταθερό, αντίστοιχα με τον υπολογισμό τPLH έχουμε:
t2 t1
2C
KL VTNL
2
VDD VTNL VOL 0.1V
Στη γραμμική περιοχή, λύνοντας αντίστοιχη εξίσωση, όπως στον υπολογισμό τPLH,
έχουμε:
t4 t2
2VTNL
C
ln
K L VTNL 0.1V
20VTNL
1
R
C
ln
1
onL
V
Ο χρόνος ανόδου είναι λοιπόν:
VDD VTNL VOL 0.1V
20VTNL
tr RonLC ln
1
2
V
V
TNL
12
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Άσκηση
Υπολογίστε το χρόνο καθόδου και το χρόνο τPHL
13
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS
Αντιστροφέας CMOS
14
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Μετάβαση εξόδου από High σε Low
Εκφόρτιση πυκνωτή από VDD=5V σε VOL=0V
Ισοδύναμο κύκλωμα εκφόρτισης
15
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Μετάβαση εξόδου από High σε Low
Οι σημαντικές χρονικές στιγμές
t1, t4: καθορίζουν το χρόνο καθόδου
t3 = τPHL για σήμα εισόδου βηματική συνάρτηση
t2: το MOS αραίωσης μεταβαίνει από την περιοχή κόρου στην γραμμική περιοχή
VOL=0
VOH=VDD
16
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Υπολογισμός τPHL
Μέχρι το χρόνο t2, το NMOS είναι στον κόρο (σταθερό ρεύμα), οπότε η διαφορική
εξίσωση που περιγράφει το κύκλωμα είναι:
duC
Kn
2
u
V
C
, C (0 ) VOH VDD
GS TN
2
dt
υC(t2)=υGS-VTN= VDD-VTN
t2
2CVTN
Kn VDD VTN
2
Ronn
t2
2RonnC
VTN
VDD VTN
1
Kn VDD VTN
RonnC
C
, VDD 5V , VTN 1V
2
8Kn
17
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Υπολογισμός τPHL
Για t>t2, το NMOS είναι στη γραμμική περιοχή. Διαφορική εξίσωση:
u
du
Kn uGS VTN C uC C C
2
dt
υGS=VDD, V2=υC(t2)=VDD-VTN, V3=υC(t3)=0.5(VDD+VOL)
Εξίσωση:
V3
V2
t3 K
duc
n
dt
t
2
2C
2 VDD VTN uC uc
t3 t 2
t3 t 2
C
K n VDD
C
K n VDD
V2 V3 2 VDD VTN
ln
VTN
V3 V2 2 VDD VTN
VDD VTN
VDD VTN
ln 4
1 RonnC ln 4
1
VTN VDD VOL
V
V
DD
OL
18
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Υπολογισμός τPHL
Επομένως ο χρόνος μετάδοσης τPHL είναι:
PHL
VDD VTN 1
t3 t3 t 2 t 2 RonnC ln 4
1
VDD VOL 2
Για VTN=1V, VDD=5V, VOL=0:
PHL 1.3RonnC
0.325C
Kn
19
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Μετάβαση εξόδου από Low σε High
Φόρτιση πυκνωτή από VOL=0V σε VDD=5V
Ισοδύναμο κύκλωμα φόρτισης
20
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Μετάβαση εξόδου από Low σε High
Ίδια λειτουργία, αντίστοιχες εξισώσεις με αυτές στη μετάβαση
High σε Low
PLH 1.3RonpC
Ronp
PLH
1
K p VDD VTP
0.325C
Kp
21
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Μέση Καθυστέρηση Μετάδοσης
Συμμετρικός αντιστροφέας: λόγοι W/L στο NMOS και PMOS
ώστε να αντισταθμίζεται η διαφορά στις κινητικότητες
Μέση Καθυστέρηση Μετάδοσης του συμμετρικού αντιστροφέα:
p
PHL PLH
2
PHL
0.325C
Kn
22
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Χρόνοι Ανόδου και Καθόδου
Σε έναν αντιστροφέα CMOS οι χρόνοι ανόδου και καθόδου είναι περίπου
διπλάσιοι από τους αντίστοιχους χρόνους καθυστέρησης μετάδοσης
tr 2 PLH
tf 2 PHL
23
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS
Διάφορα ζητήματα
24
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Πύλες Ελάχιστου Μεγέθους
Διαστασιολόγηση για σταθερή λογική καθυστέρηση (αριστερά)
Αυξημένη επιφάνεια
Χρήση μόνο σε κρίσιμο μονοπάτι
Διαστασιολόγηση ελαχίστου μεγέθους (δεξιά)
Οικονομία στην επιφάνεια (16F2 σε σχέση με 66.5F2)
Χρήση όταν η καθυστέρηση δεν είναι ο κυριότερος στόχος
25
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Πύλες Ελάχιστου Μεγέθους
Καθυστέρηση χειρότερης περίπτωσης στην πύλη ελαχίστου μεγέθους
NMOS: δύο τρανζίστορ ελαχίστου μεγέθους σε σειρά καθυστέρηση μετάδοσης από High σε
Low είναι:
PHL 2 PHL _ ref _ inverter
PMOS: τρία τρανζίστορ ελαχίστου μεγέθους σε σειρά καθυστέρηση μετάδοσης από Low σε
High είναι:
PLH
5
1
PLH _ ref _ inverter 7.5 PLH _ ref _ inverter
2
3
Μέση καθυστέρηση μετάδοσης:
P
PLH PHL
2
2 PLH _ ref _ inverter 7.5 PLH _ ref _ inverter
2
4.75 P _ ref _ inverter
26
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Γινόμενο Ισχύος Καθυστέρησης CMOS
Γινόμενο Ισχύος Καθυστέρησης (PDP): PDP=Pavτp
CMOS κατανάλωση: κυρίαρχη πηγή η φόρτιση – εκφόρτιση της χωρητικότητας φόρτου
Pav=CVDD2f
Συχνότητα μεταγωγής f=1/T με Τ≥tr+ta+tf+tb
Για max f ta, tb τείνουν στο μηδέν και χρόνοι ανόδου και καθόδου αντιστοιχούν
περίπου στο 80% του ολικού χρόνου μεταγωγής
Για συμμετρική σχεδίαση αντιστροφέα:
2tr 2 2 p
T
5 p
0.8
0.8
Κατώτερο όριο για το PDP:
2
2
CVDD
CVDD
PDP
p
5 p
5
Επιθυμούμε μικρή τάση τροφοδοσίας και
μικρή ενεργό χωρητικότητα φόρτου
27
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS
Ασκήσεις
28
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Άσκηση 1 – Εκφώνηση (προς λύση)
Μια λογική οικογένεια έχει γινόμενο καθυστέρησης-ισχύος ίσο με 100fJ. Αν
μια λογική πύλη καταναλίσκει ισχύ 100μW, ποια είναι η αναμενόμενη
καθυστέρηση μετάδοσης της λογικής πύλης;
29
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Άσκηση 2 – Εκφώνηση (προς λύση)
Ποιος είναι ο χρόνος ανόδου, ο χρόνος καθόδου και η μέση καθυστέρηση
μετάδοσης της πύλης NMOS στο παρακάτω σχήμα, αν είναι C=0.5pF και
VDD=5V;
30
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Άσκηση 3 – Εκφώνηση (προς λύση)
Ποια είναι τα μεγέθη των transistor στον αντιστροφέα NMOS με φόρτο τύπου
αραίωσης, αν πρέπει να οδηγήσει μια χωρητικότητα 1pF, με μια μέση
καθυστέρηση μετάδοσης ίση με 3ns; Να υποθέσετε ότι είναι VDD=3.0V και
VOL=0.25V. Ποιοι είναι οι χρόνοι ανόδου και καθόδου για τον αντιστροφέα
αυτό; Να χρησιμοποιήσετε VTNL=-3V (γ=0).
31
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Άσκηση 4 – Εκφώνηση
Ποιος είναι ο χρόνος ανόδου, ο χρόνος καθόδου και η καθυστέρηση μετάδοσης
για ένα αντιστροφέα CMOS ελαχίστου μεγέθους, στον οποίο και οι δύο λόγοι
W/L είναι 2/1; Να υποθέσετε μία χωρητικότητα φορτίου ίση με 0.5pF και
VDD=3.3V.
32
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Άσκηση 4 – Λύση
Από την εξίσωση 8.14 (Μικροηλεκτρονική, Richard C. Jaeger, σελ.445) έχουμε:
PHL
VDD VTN
1
C
'
1
ln 4
K N W / L N (VDD VTN )
VDD
2
PLH
VDD VTP
1
C
ln
4
1
2
K P' W / L P (VDD VTP )
VDD
Αντικαθιστώντας τις τιμές και με την βοήθεια του πίνακα έχουμε:
PHL 3.221nS, PLH 8.053ns
P PHL PLH 5.637ns
2
NMOS
PMOS
VTO
1V
-1V
γ
0.50 V1/2
0.75 V1/2
2φF
0.60V
0.70V
Κ΄
25μA/V2
10μA/V2
33
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Άσκηση 5 – Εκφώνηση
Ποιά είναι τα μεγέθη των transistor σε ένα αντιστροφέα CMOS, αν πρέπει να
οδηγήσει μια χωρητικότητα 1 pF με μία μέση καθυστέρηση μετάδοσης ίση με
3ns; Να σχεδιάσετε τον αντιστροφέα για ίσους χρόνους ανόδου και καθόδου.
Να χρησιμοποιήσετε VDD=5V, VTN=1V και VTP=-1V.
34
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Άσκηση 5 – Λύση
Από την εξίσωση 8.14 (Μικροηλεκτρονική, Richard C. Jaeger, σελ.445) για
W/L=1 έχουμε:
PHL 12.885nS,
PLH 32.221ns
Συνεπώς για να γίνουν και οι δύο χρόνοι ίσοι με 3 ns πρέπει:
12.885
4.3
3
32.221
(W / L) P
10.74
3
(W / L) N
35
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Άσκηση 6 – Εκφώνηση
Η πύλη NOR τριών εισόδων του παρακάτω σχήματος υλοποιείται με transistor
που έχουν όλα W/L=2/1. Ποιά είναι η καθυστέρηση μετάδοσης για την πύλη
αυτή, για μία χωρητικότητα φόρτου ίση με 400 fF; Να υποθέσετε ότι είναι
VDD=5 V. Ποιά θα είναι η καθυστέρηση μετάδοσης του αντιστροφέα
αναφοράς για C=400 fF;
VDD
15/1
15/1
15/1
OUT
A
B
C
2/1
2/1
2/1
36
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Άσκηση 6 – Λύση
Από την εξίσωση 8.14 (Μικροηλεκτρονική, Richard C. Jaeger, σελ.445) για
τον αντιστροφέα με (W/L)N=2 και (W/L)P=5 έχουμε :
PHL 2.577ns,
PLH 2.577ns
P PHL PLH 2.577ns
2
Στην συγκεκριμένη πύλη το (W/L)N παραμένει 2 αλλά το (W/L)P γίνεται 2/3.
Συνεπώς έχουμε:
PHL 2.577ns,
PLH 19.327ns
P PHL PLH 10.952ns
2
37
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Άσκηση 7 – Εκφώνηση
Να σχεδιάσετε την χαρακτηριστική ισχύος – καθυστέρησης για την οικογένεια
αντιστροφέων CMOS που βασίζεται σε ένα αντιστροφέα στον οποίο είναι
(W/L)N=(W/L)P. Να υποθέσετε ότι η χωρητικότητα φόρτου είναι C=0.2 pF. Να
χρησιμοποιήσετε VDD=5 V και να μεταβάλετε την ισχύ αλλάζοντας τους λόγους
W/L.
38
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Άσκηση 7 – Λύση
Από την εξίσωση 8.14 (Μικροηλεκτρονική, Richard C. Jaeger, σελ.445) για τον αντιστροφέα με
(W/L)N=1 και (W/L)P=1 έχουμε :
PHL 2.577ns,
PLH 6.442ns
P PHL PLH 4.51ns
2
Το γινόμενο καθυστέρησης-ισχύος σ’ ένα αντιστροφέα είναι σταθερό και ισούται (εξ.8.24,
Μικροηλεκτρονική, Richard C. Jaeger, σελ. 460) με:
2
CVDD
PDP
1 pJ
5
Η χαρακτηριστική ισχύος – καθυστέρησης δίνεται από την συνάρτηση
P ( P)
PDP
P
και φαίνεται στο διάγραμμα στην επόμενη διαφάνεια
39
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Άσκηση 7 – Λύση
1 10
3
100
Delay (ns)
10
1
1 10
3
0.01
0.1
1
Power (mW)
40
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου
Πανεπιστήμιο Πατρών, Πολυτεχνική Σχολή
Τμήμα Ηλεκτρολόγων Μηχανικών & Τεχνολογίας Υπολογιστών
Τομέας Ηλεκτρονικής & Υπολογιστών, Εργαστήριο Ηλεκτρονικών Εφαρμογών
Η διάλεξη έγινε στο πλαίσιο του προγράμματος EΠΕΑΕΚ II από το μεταπτυχιακό φοιτητή Παπαμιχαήλ Μιχαήλ για το
μάθημα Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα
Καθηγητής Κωνσταντίνος Ευσταθίου
©2008
41
Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου