Transcript 2011年7月 SiC基板のパワーデバイスへの応用
Slide 1
SiC基板のパワーデバイス
への応用
名古屋工業大学
大学院工学研究科 准教授
加藤 正史
http://araiweb.elcom.nitech.ac.jp/
Slide 2
SiCの物性
バンドギャップ 3.26 eV (4H) 間接遷移
絶縁破壊電界 2 MV cm-1
電子移動度 720 cm2 V-1 s-1
熱伝導率
4.5 W cm-1 K-1
Siは？
バンドギャップ 1.1 eV 間接遷移
絶縁破壊電界 0.3 MV cm-1
電子移動度 1350 cm2 V-1 s-1
熱伝導率
1.5 W cm-1 K-1
SiCはSiよりパワーデバイス材料として優れている
値はH. Okumura, JJAP 45, 2006, pp. 7565–7586より
Slide 3
物性値より得られるオン抵抗と耐圧
Si CoolMOS
2
オン抵抗 (mΩcm )
100
Si
10
Si IGBT
3C-SiC
4H-SiC
GaN
1
100
1000
10000
耐圧 (V)
ユニポーラデバイスの理論限界を示した図
理論上はGaN>SiC>Siとなる
ただし図中Siの例で示したように限界を超えることは可能
Slide 4
パワーデバイスの耐圧構造
ドリフト層
Si
p+
SiC
p+
n+
n+
電界
絶縁破壊電界まで
高めることができる
ドリフト層内の位置
SiCではドリフト層を高いドーピング濃度で、薄く形成可能
低い抵抗率の層・短い経路 低オン抵抗
Slide 5
パワーデバイス応用範囲
電力容量（ｋVA)
10000
配電
系統
新幹線
1000
SiCデバイス
電気自動車
100
Siデバイス
1
10
エアコン・
モーター
100
周波数（kHz）
SiCは大電力、比較的高い周波数で動作
市場大
Slide 6
パワーデバイスへの要求性能
・低いオン抵抗
・高い耐圧
・高い電流容量
・高い耐熱性・放熱性
・高いスイッチング速度
・高い信頼性
ほとんどの要求性能は基板・エピと関連
高い品質の結晶が求められる
Slide 7
SiCデバイスの現状
・耐圧600-12000V
計算上は50kVクラスまで可能
低耐圧：ユニポーラ 高耐圧：バイポーラ
・電流容量 5-30A程度
ウェハーの欠陥、プロセス成熟度により制限
・耐熱温度 ～250℃
デバイスは高温に耐える
・周波数 ＞10kHz
スイッチングは速い 受動素子のサイズ縮小可
・コスト
Siに比べると未だ高価
Slide 8
市場の大きい耐圧領域
200
商用電源電圧
AC100V・200V
に適したデバイス
Voltage (V)
耐圧600-1200V
ピークは141V
100
正負で283V
0
-100
-200
AC100Vの場合
耐圧は余裕を見て倍 約600V
Siではバイポーラデバイス
PiND、IGBT
SiCではユニポーラデバイス
SBD、MOSFET （バイポーラのBJTも期待）
Slide 9
SiCユニポーラデバイス
・SBD (Schottky Barrier Diode)
より高性能なJBS・MPS構造
類似デバイスとしてHJD
・MESFET (MEtal Semiconductor FET)
高周波デバイス
・JFET (Junction FET)
SIT (Static Induction Transistor)とも呼ばれる
・MOSFET (Metal Oxide Semiconductor FET)
DMOS・UMOS等の種類
市場の大きい耐圧領域に適している
Slide 10
SiC SBD
• 最も単純な構造のデバイス：
整流素子として期待
構造は基板・エピ・電極
耐圧・オン抵抗はn-層の厚
さ、ドーピング濃度、電極の
選択により調整
ただし、性能向上には細工が必要
Schottky 電極
n-エピ ドリフト層
n+基板
Ohmic 電極
Slide 11
SBDの細工 パンチスルー
厚いドリフト層
電
極
n-エピ
n+
基板
電界
ノンパンチスルー型
より薄いドリフト層
空乏層@BVがFSに到達
電
極
n-エピ
n+
エ n+
ピ 基板
FS
電界
パンチスルー型
パンチスルーの最適設計が低オン抵抗・高耐圧
ドリフト層厚とドーピング濃度を最適化
Slide 12
SBDの細工 JTE MPS
MPS: Merged PN Schottky
p型領域
Schottky 電極
JTE:
Junction
Termination
extension
n-エピ
n+基板
Ohmic 電極
p型領域をイオン注入により形成
JTE(Junction Termination Extension) により最
大電界を緩和
局所的pn構造によりサージ時の抵抗低減
MPS(Marged PiN Schottky)構造
Slide 13
SBDの細工 SuperSBD
p型領域
Schottky 電極
電界
n-エピ
n+基板
Ohmic 電極
SuperSBD
SBD
ダイオード内部のｐ領域により電界を緩和
オン抵抗を半減可能 プロセスコストとのトレードオフ
Slide 14
SiC Si HJD
HJD(Hetero Junction Diode)
ポリシリコンでショットキー電極
を代替
p型ポリシリコンからの正孔注入に
よりサージ時の抵抗低減
p型ポリシリコン
n-エピ ドリフト層
n+基板
Ohmic 電極
Slide 15
SBDの性能大きく劣化させる欠陥１
欠陥が引き継がれる
マイクロパイプ
エピで閉塞してもダメ
“Silicon Carbide” Vol.2 Chap.4,
M. Holz et al. Wiley-Vch (2010)
Schottky 電極
n-エピ
n+基板
マイクロパイプ
エピ表面欠陥
凹凸と結晶欠陥により性能劣化
積層欠陥
3C構造などの混入により劣化
M. Kato et al. Jpn. J. Appl. Phys. 50, #036603 （2011）
Slide 16
SBDの性能を劣化させる結晶欠陥２
転位
リーク電流の起源となる
螺旋転位の方が影響が大きい？
原因は転位が形成する表面の窪みか？
Katsuno et al. APPL. PHYS. LETT. 98, 222111 (2011)
不純物
キャリアの散乱に寄与する場合
通常のエピなら大きな影響はない
欠陥抑制法の一提案
Masaya Kimura, Masashi Kato et al. Mater. Sci. Forum
Vols. 679-680 (2011) pp.461-464
Slide 17
SBDの現状
600V-1700V 30A程度の素子が市販
Si IGBTと共にインバータとして利用
Si FRD(Fast Recovery Diode)の代替、高周
波動作および高温利用に利点
Slide 18
SiC MESFET
高周波用デバイス
ショットキーゲートによりオンオフ（ノー
マリーオン）
低ドープ・高移動度により高周波
特性を向上
半絶縁性基板により寄生容量損
失を低減
Ohmic
n+
Schottky 電極
チャネル/空乏層
n-
Semi-Insulating SiC
SiC MESFET
Ohmic
n+
Slide 19
SiC JFET(SIT)
ゲート
Ohmic
pn接合の空乏層を利用して
スイッチング
p
ゲート
Ohmic
Ohmic
n+
p
チャネル
n- ドリフト
ノーマリーオンになり易い
オン抵抗としきい値電圧の設
計が重要
ソース
n+
Ohmic
ドレイン
通常時 オン状態
Ohmic
Ohmic
p
n+
Ohmic
p
n-
絶縁膜がないため、デバイス
拡大が比較的容易
n+
Ohmic
VG＜0V印加時
チャネルがピンチオフ
Slide 20
埋め込みゲートJFET (BGSIT)
ゲート
ｐ領域を増やすことでピンチオフ
を容易に
ノーマリーオフにし易い
やはりオン抵抗としきい値の
調整が重要
プロセスコストも問題
ソース
ゲート
Ohmic
Ohmic
n+
p
Ohmic
p
チャネル
n- ドリフト
n+
Ohmic
ドレイン
Slide 21
JFETの現状
周辺回路の設計が必要
ゲートに電流を流さない駆動回路
ノーマリーオンの場合は保護回路が必要
Si MOSFETとのカスコード接続をするケースも
SiC JFET,SBDによる高密度インバータが実証
MOSFETよりも先行している
Slide 22
SiC MOSFET(DMOS)
SiC/酸化膜界面のチャネルを
制御しスイッチング
基本的にはノーマリーオフ
ソース
ゲート
ドレイン
Ohmic
Ohmic
n+
チャネル
p
n+
n+
横型より縦型MOSの方が高
電流密度
MOS界面の問題が存在
横型MOS
酸化膜
ゲート電極
ソース
Ohmic
Ohmic
n+
p
チャネル
n-
n+
Ohmic
ドレイン
縦型MOS
n+
p
Slide 23
Resurf構造
オフ時の電界はゲートのドレ
イン端側で最大
降伏が局所的に起こる
ソース
ゲート
Ohmic
n+ チャネル
np
ドレイン
Ohmic
n+
n+
ドリフト層にpn構造を形成し電
界を緩和 (Reduced
SURface Field)
Super SBDと同様の発想
通常の横型MOS
resurf横型MOS
電界
Slide 24
トレンチMOS(UMOS)
ソース
電流密度を高めるためチャネル
を縦に
Ohmic
n+
p
p
チャネル
近い将来のスイッチングデバ
イスとして期待
トレンチ・酸化膜の形成方法
に課題
n+
ゲート
n-
n+
Ohmic
ドレイン
Slide 25
MOSFETの現状
ノーマリーオフ・ゲート絶縁により駆動は容易
各社が本命視しているデバイス
オン抵抗低減には界面の品質（高いチャネル移
動度）が重要
10年以上に渡りMOS界面が議論
界面を避けチャネルを埋め込むアプローチも
酸化膜の信頼性も長く議論
エピに転位があると熱酸化膜の信頼性は低い
J. Senzaki et al., Jpn. J. Appl. Phys. 48 (2009) 081404.
Slide 26
MOSFETの性能を劣化させる欠陥
転位は酸化膜信頼性を低下
転位のチャネル移動度への影響は不明確
ただし、堆積膜の方がチャネル移動度が高い
界面の凹凸がチャネル移動度を低下？
界面のグラファイト層が原因という説も
a面、C面の酸化膜はチャネル移動度が高い
Si面の酸化膜界面にはキャリア散乱欠陥が形成
C面基板・エピが高品質であれば解決？
Slide 27
ユニポーラデバイスのまとめ
SBD、MOSFETが期待大
SBDは普及段階、MOSFETは未だ普及せず
JFETはつなぎ？
キャリアは電子、緊急時のみ正孔利用
SiC SBDとMOSFETのインバータなら高周波動作
ドリフト層の厚み・ドーピング濃度の設計が基本
揺らぎのないエピが必要
MOSFETでは界面・酸化膜が重要
ブレイクスルーが待たれる
Slide 28
SiC バイポーラデバイス
・PiND (P-i-N Diode)
大電力用整流素子 系統電力用
・BJT (Bipolar Junction Transistor)
電流駆動スイッチ
・IGBT (Insulated Gate Bipolar Transistor)
高耐圧スイッチ
・GTO (Gate Turn Off Thyristor)
超高耐圧スイッチ系統電力用
市場は狭いもののSiへの代替効果は大きい
Slide 29
SiC PiND
Ohmic 電極
p+エピ
p+、n+領域からの少数キャリア
注入を利用したダイオード
p
電子
高い耐圧で低いオン抵抗
立ち上がり順電圧は高い
p
正孔
n-エピ
n+基板
Ohmic 電極
電流
耐圧はエピ層厚、濃度で決まる
PiND
SBD
オン抵抗にはキャリアライフ
タイムも影響
電圧
順方向特性のイメージ
Slide 30
少数キャリア注入
n-領域のキャリア密度が上昇
抵抗低減
少数キャリア蓄積効果により
スイッチング時に逆電流
電子正孔対のキャリアライフタイム
制御が重要
p+
n-
正孔濃度
n+
電子濃度
オン状態のキャリア分布
電流
長いと低抵抗、スイッチング電流大
短いとキャリアがエピに拡散しない
逆電流
時間
ターンオフ
Slide 31
SiC BJT 打ち込みエミッタ構造
電流駆動のスイッチ
ベースからの正孔注入が重要
ゲインが少ない場合、大電流
制御が必要
エミッタ
Ohmic 電極
n+
電子
ベース
正孔
n-エピ
n+基板
Ohmic 電極
コレクタ
酸化膜がない利点
高温で安定動作
チャネル移動度無関係
p+
p
Slide 32
SiC BJT エピエミッタ構造
打ち込み欠陥はキャリアライフ
タイム・ゲインを下げる
連続エピ
エミッタ
Ohmic 電極
n+
ベース
正孔
p+
電子
n-エピ
エピでエミッタ作製
エッチングが必要
エッチング面の表面再結合が課題
n+基板
Ohmic 電極
コレクタ
Slide 33
SiC IGBT
酸化膜
MOSFETとpinダイオードの
組み合わせ
ゲート電極
エミッタ
Ohmic
Ohmic
n+
p
チャネル
n-
n+
p
正孔
伝導度変調によりオン抵抗低減
ただしpn接合で電圧降下
n+
電子 p+
Ohmic
コレクタ
ｎチャネル IGBT
pチャネルでも作製可能
Slide 34
SiC GTO
大電力用電流制御スイッチ
アノード
Ohmic 電極
p+
ベース
正孔
n+
BJTを二つ組み合わせたpnpn構造
酸化膜なし、大面積化可能
ウェハー全面を使うことも可能
伝導度変調により低いオン抵抗
pn接合により電圧降下
遅いスイッチング
電子
pエピ
n+基板
Ohmic 電極
カソード
Slide 35
バイポーラSiCデバイスまとめ
電子・正孔注入
キャリアライフタイムが性能に影響
低点欠陥（n型ではZ1/2センター）濃度のエピが要求
※講演者（加藤）の専門領域
低抵抗だが高いオン電圧
大電圧デバイス BJT以外は電力系統用
課題
電流注入による積層欠陥の拡張・オン抵抗増大
表面再結合による効率低下
高コストな厚いドリフト層
Slide 36
課題 導通損失
デバイス内部の抵抗成分に
起因、縦型MOSを例に大別
現状チャネル抵抗が支配的
将来的には基板抵抗・コンタ
クト抵抗が課題に
基板研磨が必要
R
R
チャネル
R
R
・コンタクト抵抗
・チャネル抵抗
・JFET領域抵抗
・ドリフト層抵抗
・基板抵抗
コンタクト
JFET領域
R
R
ドリフト層
R
R
基板
R
R
Slide 37
課題 スイッチング損失
スイッチング時の電流が損失
電流
ユニポーラデバイスではほぼ
無視できる
逆電流
時間
高周波化可能
バイポーラデバイスでもSiと比較
すると少ない
ターンオフ
短いキャリアライフタイム、小さい真
性キャリア濃度
ただし今後キャリアライフタイムが長
くなると問題に
現状のSiCデバイスでは大きな問題ではない
Slide 38
課題 プロセスの困難さ
不純物拡散不可能
高温プロセス
高温イオン注入 アニール1600℃
酸化膜形成1000～1200℃
オーミック形成1000℃
研磨が困難
時間がかかる、反りやすい
基板抵抗低減が困難
両面研磨ウェハーのハンドリングが困難
解決にはSiC専用装置および技術開発が必要
Slide 39
課題 大容量化
現状の最大定格電流（30A程度）では不十分
電圧は周辺の絶縁との関係で上げづらい
用途によって100A以上のデバイスが必要
素子の大面積化が必要
欠陥の面密度が多いと歩留まり低減
低欠陥基板が必須
プロセス技術の向上も必須
Slide 40
課題 信頼性
SiCは高温動作が特徴
高温は信頼性に悪影響
特に自動車分野では信頼性が絶対影響
問題となりやすい部分
酸化膜劣化（しきい値揺らぎ・リーク増大）
接合劣化（リーク増大）
オン抵抗の増加（積層欠陥の拡張）
やはり基板の欠陥低減が重要
Slide 41
課題 コスト
基板コストは大きな問題
６インチ基板によりSiプロセス装置の流用可
口径拡大は単位面積当たりの価格も低減
欠陥低減により歩留まり向上
プロセスコストは量産により吸収可能？
ただしチップダイシング、研磨は口径拡大でコスト増
Slide 42
課題 周辺技術
デバイスの熱を逃がし、割れないコンタクト、配線
熱を逃がす絶縁材料
電磁界が発生しないデバイス構造、周辺回路
自動車応用では特に重要
高温に耐えられる周辺回路
Slide 43
基板に対する要求
・大口径 ６インチが目安
・高い表面平坦性
エピレディ表面
・少ない反り
両面研磨が有効、ただしプロセス後に反ってはダメ
・マイクロパイプフリー、低転位
・低抵抗
ドープ濃度・基底面内転位密度はトレードオフ
Slide 44
エピに対する要求
・基底面内転位フリー
エピにより改善可能
・表面欠陥フリー
表面欠陥はデバイスにとって致命的
・高い表面平坦性
厚膜の場合ステップバンチングが問題
・ドーピング濃度・膜厚均一性
デバイス性能に直結
Slide 45
SiC業界のビジネス
半導体業界は初期投資が巨額
先行基板・デバイスサプライヤは巨額の投資
ただし高温装置は維持費も高額 低温技術に期待
今後の需要に応えられるか？
基板・デバイス技術は向上段階：特化技術なら
ば後発ビジネスでも成り立つ
Slide 46
GaNデバイス vs SiCデバイス
GaN基板は供給能力に疑問
GaN/Si構造がコスト面で有利
縦型化、厚膜化、局所ドーピング困難
素子分離を利用した低耐圧高集積モジュールへ
SiCは高耐圧、高温環境デバイスで有利
GaNとの住み分け
とはいえ当面のライバルはSiデバイス
まずはSiに対しての優位性を出す必要
Slide 47
将来のSiCデバイス？
ユニポーラデバイス
バイポーラデバイス
100
伝導度変調領域へのバル
ク基板利用
長キャリアライフタイム
基板でエピコスト削減
Si
Si CoolMOS
2
オン抵抗 (mΩcm )
Super Junctionにより理
論限界を超える
エッチング/エピorイン
プラ/エピ技術
10
1
100
Si IGBT
3C-SiC
4H-SiC
GaN
1000
10000
耐圧 (V)更なる低オン抵抗領域
さらなる高性能デバイスに期待
SiC基板のパワーデバイス
への応用
名古屋工業大学
大学院工学研究科 准教授
加藤 正史
http://araiweb.elcom.nitech.ac.jp/
Slide 2
SiCの物性
バンドギャップ 3.26 eV (4H) 間接遷移
絶縁破壊電界 2 MV cm-1
電子移動度 720 cm2 V-1 s-1
熱伝導率
4.5 W cm-1 K-1
Siは？
バンドギャップ 1.1 eV 間接遷移
絶縁破壊電界 0.3 MV cm-1
電子移動度 1350 cm2 V-1 s-1
熱伝導率
1.5 W cm-1 K-1
SiCはSiよりパワーデバイス材料として優れている
値はH. Okumura, JJAP 45, 2006, pp. 7565–7586より
Slide 3
物性値より得られるオン抵抗と耐圧
Si CoolMOS
2
オン抵抗 (mΩcm )
100
Si
10
Si IGBT
3C-SiC
4H-SiC
GaN
1
100
1000
10000
耐圧 (V)
ユニポーラデバイスの理論限界を示した図
理論上はGaN>SiC>Siとなる
ただし図中Siの例で示したように限界を超えることは可能
Slide 4
パワーデバイスの耐圧構造
ドリフト層
Si
p+
SiC
p+
n+
n+
電界
絶縁破壊電界まで
高めることができる
ドリフト層内の位置
SiCではドリフト層を高いドーピング濃度で、薄く形成可能
低い抵抗率の層・短い経路 低オン抵抗
Slide 5
パワーデバイス応用範囲
電力容量（ｋVA)
10000
配電
系統
新幹線
1000
SiCデバイス
電気自動車
100
Siデバイス
1
10
エアコン・
モーター
100
周波数（kHz）
SiCは大電力、比較的高い周波数で動作
市場大
Slide 6
パワーデバイスへの要求性能
・低いオン抵抗
・高い耐圧
・高い電流容量
・高い耐熱性・放熱性
・高いスイッチング速度
・高い信頼性
ほとんどの要求性能は基板・エピと関連
高い品質の結晶が求められる
Slide 7
SiCデバイスの現状
・耐圧600-12000V
計算上は50kVクラスまで可能
低耐圧：ユニポーラ 高耐圧：バイポーラ
・電流容量 5-30A程度
ウェハーの欠陥、プロセス成熟度により制限
・耐熱温度 ～250℃
デバイスは高温に耐える
・周波数 ＞10kHz
スイッチングは速い 受動素子のサイズ縮小可
・コスト
Siに比べると未だ高価
Slide 8
市場の大きい耐圧領域
200
商用電源電圧
AC100V・200V
に適したデバイス
Voltage (V)
耐圧600-1200V
ピークは141V
100
正負で283V
0
-100
-200
AC100Vの場合
耐圧は余裕を見て倍 約600V
Siではバイポーラデバイス
PiND、IGBT
SiCではユニポーラデバイス
SBD、MOSFET （バイポーラのBJTも期待）
Slide 9
SiCユニポーラデバイス
・SBD (Schottky Barrier Diode)
より高性能なJBS・MPS構造
類似デバイスとしてHJD
・MESFET (MEtal Semiconductor FET)
高周波デバイス
・JFET (Junction FET)
SIT (Static Induction Transistor)とも呼ばれる
・MOSFET (Metal Oxide Semiconductor FET)
DMOS・UMOS等の種類
市場の大きい耐圧領域に適している
Slide 10
SiC SBD
• 最も単純な構造のデバイス：
整流素子として期待
構造は基板・エピ・電極
耐圧・オン抵抗はn-層の厚
さ、ドーピング濃度、電極の
選択により調整
ただし、性能向上には細工が必要
Schottky 電極
n-エピ ドリフト層
n+基板
Ohmic 電極
Slide 11
SBDの細工 パンチスルー
厚いドリフト層
電
極
n-エピ
n+
基板
電界
ノンパンチスルー型
より薄いドリフト層
空乏層@BVがFSに到達
電
極
n-エピ
n+
エ n+
ピ 基板
FS
電界
パンチスルー型
パンチスルーの最適設計が低オン抵抗・高耐圧
ドリフト層厚とドーピング濃度を最適化
Slide 12
SBDの細工 JTE MPS
MPS: Merged PN Schottky
p型領域
Schottky 電極
JTE:
Junction
Termination
extension
n-エピ
n+基板
Ohmic 電極
p型領域をイオン注入により形成
JTE(Junction Termination Extension) により最
大電界を緩和
局所的pn構造によりサージ時の抵抗低減
MPS(Marged PiN Schottky)構造
Slide 13
SBDの細工 SuperSBD
p型領域
Schottky 電極
電界
n-エピ
n+基板
Ohmic 電極
SuperSBD
SBD
ダイオード内部のｐ領域により電界を緩和
オン抵抗を半減可能 プロセスコストとのトレードオフ
Slide 14
SiC Si HJD
HJD(Hetero Junction Diode)
ポリシリコンでショットキー電極
を代替
p型ポリシリコンからの正孔注入に
よりサージ時の抵抗低減
p型ポリシリコン
n-エピ ドリフト層
n+基板
Ohmic 電極
Slide 15
SBDの性能大きく劣化させる欠陥１
欠陥が引き継がれる
マイクロパイプ
エピで閉塞してもダメ
“Silicon Carbide” Vol.2 Chap.4,
M. Holz et al. Wiley-Vch (2010)
Schottky 電極
n-エピ
n+基板
マイクロパイプ
エピ表面欠陥
凹凸と結晶欠陥により性能劣化
積層欠陥
3C構造などの混入により劣化
M. Kato et al. Jpn. J. Appl. Phys. 50, #036603 （2011）
Slide 16
SBDの性能を劣化させる結晶欠陥２
転位
リーク電流の起源となる
螺旋転位の方が影響が大きい？
原因は転位が形成する表面の窪みか？
Katsuno et al. APPL. PHYS. LETT. 98, 222111 (2011)
不純物
キャリアの散乱に寄与する場合
通常のエピなら大きな影響はない
欠陥抑制法の一提案
Masaya Kimura, Masashi Kato et al. Mater. Sci. Forum
Vols. 679-680 (2011) pp.461-464
Slide 17
SBDの現状
600V-1700V 30A程度の素子が市販
Si IGBTと共にインバータとして利用
Si FRD(Fast Recovery Diode)の代替、高周
波動作および高温利用に利点
Slide 18
SiC MESFET
高周波用デバイス
ショットキーゲートによりオンオフ（ノー
マリーオン）
低ドープ・高移動度により高周波
特性を向上
半絶縁性基板により寄生容量損
失を低減
Ohmic
n+
Schottky 電極
チャネル/空乏層
n-
Semi-Insulating SiC
SiC MESFET
Ohmic
n+
Slide 19
SiC JFET(SIT)
ゲート
Ohmic
pn接合の空乏層を利用して
スイッチング
p
ゲート
Ohmic
Ohmic
n+
p
チャネル
n- ドリフト
ノーマリーオンになり易い
オン抵抗としきい値電圧の設
計が重要
ソース
n+
Ohmic
ドレイン
通常時 オン状態
Ohmic
Ohmic
p
n+
Ohmic
p
n-
絶縁膜がないため、デバイス
拡大が比較的容易
n+
Ohmic
VG＜0V印加時
チャネルがピンチオフ
Slide 20
埋め込みゲートJFET (BGSIT)
ゲート
ｐ領域を増やすことでピンチオフ
を容易に
ノーマリーオフにし易い
やはりオン抵抗としきい値の
調整が重要
プロセスコストも問題
ソース
ゲート
Ohmic
Ohmic
n+
p
Ohmic
p
チャネル
n- ドリフト
n+
Ohmic
ドレイン
Slide 21
JFETの現状
周辺回路の設計が必要
ゲートに電流を流さない駆動回路
ノーマリーオンの場合は保護回路が必要
Si MOSFETとのカスコード接続をするケースも
SiC JFET,SBDによる高密度インバータが実証
MOSFETよりも先行している
Slide 22
SiC MOSFET(DMOS)
SiC/酸化膜界面のチャネルを
制御しスイッチング
基本的にはノーマリーオフ
ソース
ゲート
ドレイン
Ohmic
Ohmic
n+
チャネル
p
n+
n+
横型より縦型MOSの方が高
電流密度
MOS界面の問題が存在
横型MOS
酸化膜
ゲート電極
ソース
Ohmic
Ohmic
n+
p
チャネル
n-
n+
Ohmic
ドレイン
縦型MOS
n+
p
Slide 23
Resurf構造
オフ時の電界はゲートのドレ
イン端側で最大
降伏が局所的に起こる
ソース
ゲート
Ohmic
n+ チャネル
np
ドレイン
Ohmic
n+
n+
ドリフト層にpn構造を形成し電
界を緩和 (Reduced
SURface Field)
Super SBDと同様の発想
通常の横型MOS
resurf横型MOS
電界
Slide 24
トレンチMOS(UMOS)
ソース
電流密度を高めるためチャネル
を縦に
Ohmic
n+
p
p
チャネル
近い将来のスイッチングデバ
イスとして期待
トレンチ・酸化膜の形成方法
に課題
n+
ゲート
n-
n+
Ohmic
ドレイン
Slide 25
MOSFETの現状
ノーマリーオフ・ゲート絶縁により駆動は容易
各社が本命視しているデバイス
オン抵抗低減には界面の品質（高いチャネル移
動度）が重要
10年以上に渡りMOS界面が議論
界面を避けチャネルを埋め込むアプローチも
酸化膜の信頼性も長く議論
エピに転位があると熱酸化膜の信頼性は低い
J. Senzaki et al., Jpn. J. Appl. Phys. 48 (2009) 081404.
Slide 26
MOSFETの性能を劣化させる欠陥
転位は酸化膜信頼性を低下
転位のチャネル移動度への影響は不明確
ただし、堆積膜の方がチャネル移動度が高い
界面の凹凸がチャネル移動度を低下？
界面のグラファイト層が原因という説も
a面、C面の酸化膜はチャネル移動度が高い
Si面の酸化膜界面にはキャリア散乱欠陥が形成
C面基板・エピが高品質であれば解決？
Slide 27
ユニポーラデバイスのまとめ
SBD、MOSFETが期待大
SBDは普及段階、MOSFETは未だ普及せず
JFETはつなぎ？
キャリアは電子、緊急時のみ正孔利用
SiC SBDとMOSFETのインバータなら高周波動作
ドリフト層の厚み・ドーピング濃度の設計が基本
揺らぎのないエピが必要
MOSFETでは界面・酸化膜が重要
ブレイクスルーが待たれる
Slide 28
SiC バイポーラデバイス
・PiND (P-i-N Diode)
大電力用整流素子 系統電力用
・BJT (Bipolar Junction Transistor)
電流駆動スイッチ
・IGBT (Insulated Gate Bipolar Transistor)
高耐圧スイッチ
・GTO (Gate Turn Off Thyristor)
超高耐圧スイッチ系統電力用
市場は狭いもののSiへの代替効果は大きい
Slide 29
SiC PiND
Ohmic 電極
p+エピ
p+、n+領域からの少数キャリア
注入を利用したダイオード
p
電子
高い耐圧で低いオン抵抗
立ち上がり順電圧は高い
p
正孔
n-エピ
n+基板
Ohmic 電極
電流
耐圧はエピ層厚、濃度で決まる
PiND
SBD
オン抵抗にはキャリアライフ
タイムも影響
電圧
順方向特性のイメージ
Slide 30
少数キャリア注入
n-領域のキャリア密度が上昇
抵抗低減
少数キャリア蓄積効果により
スイッチング時に逆電流
電子正孔対のキャリアライフタイム
制御が重要
p+
n-
正孔濃度
n+
電子濃度
オン状態のキャリア分布
電流
長いと低抵抗、スイッチング電流大
短いとキャリアがエピに拡散しない
逆電流
時間
ターンオフ
Slide 31
SiC BJT 打ち込みエミッタ構造
電流駆動のスイッチ
ベースからの正孔注入が重要
ゲインが少ない場合、大電流
制御が必要
エミッタ
Ohmic 電極
n+
電子
ベース
正孔
n-エピ
n+基板
Ohmic 電極
コレクタ
酸化膜がない利点
高温で安定動作
チャネル移動度無関係
p+
p
Slide 32
SiC BJT エピエミッタ構造
打ち込み欠陥はキャリアライフ
タイム・ゲインを下げる
連続エピ
エミッタ
Ohmic 電極
n+
ベース
正孔
p+
電子
n-エピ
エピでエミッタ作製
エッチングが必要
エッチング面の表面再結合が課題
n+基板
Ohmic 電極
コレクタ
Slide 33
SiC IGBT
酸化膜
MOSFETとpinダイオードの
組み合わせ
ゲート電極
エミッタ
Ohmic
Ohmic
n+
p
チャネル
n-
n+
p
正孔
伝導度変調によりオン抵抗低減
ただしpn接合で電圧降下
n+
電子 p+
Ohmic
コレクタ
ｎチャネル IGBT
pチャネルでも作製可能
Slide 34
SiC GTO
大電力用電流制御スイッチ
アノード
Ohmic 電極
p+
ベース
正孔
n+
BJTを二つ組み合わせたpnpn構造
酸化膜なし、大面積化可能
ウェハー全面を使うことも可能
伝導度変調により低いオン抵抗
pn接合により電圧降下
遅いスイッチング
電子
pエピ
n+基板
Ohmic 電極
カソード
Slide 35
バイポーラSiCデバイスまとめ
電子・正孔注入
キャリアライフタイムが性能に影響
低点欠陥（n型ではZ1/2センター）濃度のエピが要求
※講演者（加藤）の専門領域
低抵抗だが高いオン電圧
大電圧デバイス BJT以外は電力系統用
課題
電流注入による積層欠陥の拡張・オン抵抗増大
表面再結合による効率低下
高コストな厚いドリフト層
Slide 36
課題 導通損失
デバイス内部の抵抗成分に
起因、縦型MOSを例に大別
現状チャネル抵抗が支配的
将来的には基板抵抗・コンタ
クト抵抗が課題に
基板研磨が必要
R
R
チャネル
R
R
・コンタクト抵抗
・チャネル抵抗
・JFET領域抵抗
・ドリフト層抵抗
・基板抵抗
コンタクト
JFET領域
R
R
ドリフト層
R
R
基板
R
R
Slide 37
課題 スイッチング損失
スイッチング時の電流が損失
電流
ユニポーラデバイスではほぼ
無視できる
逆電流
時間
高周波化可能
バイポーラデバイスでもSiと比較
すると少ない
ターンオフ
短いキャリアライフタイム、小さい真
性キャリア濃度
ただし今後キャリアライフタイムが長
くなると問題に
現状のSiCデバイスでは大きな問題ではない
Slide 38
課題 プロセスの困難さ
不純物拡散不可能
高温プロセス
高温イオン注入 アニール1600℃
酸化膜形成1000～1200℃
オーミック形成1000℃
研磨が困難
時間がかかる、反りやすい
基板抵抗低減が困難
両面研磨ウェハーのハンドリングが困難
解決にはSiC専用装置および技術開発が必要
Slide 39
課題 大容量化
現状の最大定格電流（30A程度）では不十分
電圧は周辺の絶縁との関係で上げづらい
用途によって100A以上のデバイスが必要
素子の大面積化が必要
欠陥の面密度が多いと歩留まり低減
低欠陥基板が必須
プロセス技術の向上も必須
Slide 40
課題 信頼性
SiCは高温動作が特徴
高温は信頼性に悪影響
特に自動車分野では信頼性が絶対影響
問題となりやすい部分
酸化膜劣化（しきい値揺らぎ・リーク増大）
接合劣化（リーク増大）
オン抵抗の増加（積層欠陥の拡張）
やはり基板の欠陥低減が重要
Slide 41
課題 コスト
基板コストは大きな問題
６インチ基板によりSiプロセス装置の流用可
口径拡大は単位面積当たりの価格も低減
欠陥低減により歩留まり向上
プロセスコストは量産により吸収可能？
ただしチップダイシング、研磨は口径拡大でコスト増
Slide 42
課題 周辺技術
デバイスの熱を逃がし、割れないコンタクト、配線
熱を逃がす絶縁材料
電磁界が発生しないデバイス構造、周辺回路
自動車応用では特に重要
高温に耐えられる周辺回路
Slide 43
基板に対する要求
・大口径 ６インチが目安
・高い表面平坦性
エピレディ表面
・少ない反り
両面研磨が有効、ただしプロセス後に反ってはダメ
・マイクロパイプフリー、低転位
・低抵抗
ドープ濃度・基底面内転位密度はトレードオフ
Slide 44
エピに対する要求
・基底面内転位フリー
エピにより改善可能
・表面欠陥フリー
表面欠陥はデバイスにとって致命的
・高い表面平坦性
厚膜の場合ステップバンチングが問題
・ドーピング濃度・膜厚均一性
デバイス性能に直結
Slide 45
SiC業界のビジネス
半導体業界は初期投資が巨額
先行基板・デバイスサプライヤは巨額の投資
ただし高温装置は維持費も高額 低温技術に期待
今後の需要に応えられるか？
基板・デバイス技術は向上段階：特化技術なら
ば後発ビジネスでも成り立つ
Slide 46
GaNデバイス vs SiCデバイス
GaN基板は供給能力に疑問
GaN/Si構造がコスト面で有利
縦型化、厚膜化、局所ドーピング困難
素子分離を利用した低耐圧高集積モジュールへ
SiCは高耐圧、高温環境デバイスで有利
GaNとの住み分け
とはいえ当面のライバルはSiデバイス
まずはSiに対しての優位性を出す必要
Slide 47
将来のSiCデバイス？
ユニポーラデバイス
バイポーラデバイス
100
伝導度変調領域へのバル
ク基板利用
長キャリアライフタイム
基板でエピコスト削減
Si
Si CoolMOS
2
オン抵抗 (mΩcm )
Super Junctionにより理
論限界を超える
エッチング/エピorイン
プラ/エピ技術
10
1
100
Si IGBT
3C-SiC
4H-SiC
GaN
1000
10000
耐圧 (V)更なる低オン抵抗領域
さらなる高性能デバイスに期待