Slide 1

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler

Mantıksal Tasarım

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 2

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler

7.1. Yazmaçlar ve Yazmaç İşlemleri
 Yazmaç, belirli sayıda hücreden (cells) oluşan ve içinde ikili bir bilgiyi saklayabilen
sayısal bir devre olarak tanımlanabilir.

n -1

n-2

.......

2

1

0

 Yazmaçlar modüler yapıya sahip devrelerdir. Yazmacı oluşturan tüm hücreler aynı
yapıya sahiptir. Buna göre yazmaçlar modül (hücre) düzeyinde tasarlanır.
 Zamanuyumlu her dizisel devreyi bir yazmaç olarak görmek, ve devrenin
gerçekleştirdiği her işlemi yazmaç işlemleri cinsinden tanımlamak mümkündür.
 Özellikle denetim amaçlı dizisel devrelerin tasarımının akış çizeneği ve benzeri yapısal
tasarım yöntemleri kullanarak gerçekleştiren bu tür yöntemler bu dersin kapsamı
dışında tutulmuştur.
Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 3

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler

 Yazmaçlar üzerinde gerçekleştirilebilecek belirli sayıda temel işlem vardır.
Daha karmaşık yazmaç işlemlerinin her biri, temel işlemler cinsinden tanımlanabilir.
Bu nedenle temel yazmaç işlemleri çok önemlidir. Bunların başlıcaları aşağıdakilerdir:

 Yazmacın sıfırlanması (yazmaçtaki tüm bit’lerinin 0’lanması) : A  0000..
 Yazmacın birlenmesi (yazmaçtaki tüm bit’lerinin 1’lenmesi) : A 1111...
 Yazmacın paralel yüklenmesi: A  In-1....I1I0
 Yazmacın içeriğinin sağa kaydırılması (ve en soldaki hücreye seri yükleme)
 Yazmacın içeriğinin sola kaydırılması (ve en sağdaki hücreye seri yükleme)
 Yazmaçtaki ikili sayının tümlenmesi (1’e tümlenmesi): A  (A1)’
 Yazmaçtaki ikili sayının 2’ye tümlenmesi : A  (A2)’
 Yazmaçtaki ikili sayının değerinin bir arttırılması : A  A + 1
 Yazmaçtaki ikili sayının değerinin bir eksiltilmesi : A  A - 1
 Yazmaçtaki ikili bilginin bir başka yazmaca aktarılması (ikinci yazmacın paralel
ya da seri olarak yüklenmesi) : A B
 Bir yazmaçtaki sayıya, bir diğer yazmaçtaki sayının eklenmesi: A  A + B
Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 4

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler

7.1.1. Paralel Yükleme
 Yazmaç işlemlerinin en çok kullanılanlarından biri paralel yüklemedir. Paralel
yüklemede, yazmacın tüm hücreleri aynı anda (aynı saat vuruşu ile) paralel olarak
yükleme yapılır.
Saat Vuruşu
Yükle
Temizle

Temizle :

An-1

An-2

n-1

n-2

In-1

In-2

……

A2

A1

A0

2

1

0

I2

I1

I0

Zamanuyumsuz sıfırlama girişi (zorunlu değil)
Temizle = 1 olduğu sürece A = An-1An-2A2A1A0 = 00…0 olur

Yükle :

Yazmacın yüklemesini denetleyen giriş
 Yükle = 0 ise yazmacın içeriği değişmez
 Yükle = 1 ise, saat vuruşu ile birlikte girişteki In-1In-2…I2I1I0 ikili bilgisi
paralel olarak yazmaca yüklenir

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 5

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler
 Paralel Yüklenebilen Yazmacın SR Türü İkidurumlularla Örnek Bir Gerçekleştirimi
An-1

An-1'

Sn-1 C Rn-1

Ai

Ai'

A0

A0'

Si

C Ri

S0

C R0

Saat Vuruşu
Temizle

Yükle

In-1

Ii

I0

 Yüklemeyi denetlemede diğer bir yaklaşım denetimin Saat vuruşu üzerinde yapılmasıdır.
Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 6

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler
 Yüklemeyi denetlemede diğer bir yaklaşım denetimin Saat vuruşu üzerinde yapılmasıdır.
 Paralel Yüklenebilen Yazmaç İçin Bir Diğer Gerçekleştirim Örneği
A
n
-

A
i

1

A
n
’
1

C

D
n
-1

C

A
’
i

A

A
’
0

0

D
i

C

D
0

S
a
a
tv
u
r
u
şu
Y
ü
k
le
T
e
m
iz
le
In-1

Ii

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü

I0


Slide 7

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler

7.1.2. Kaydırma ve Seri Yükleme
 Sağa Kaydırma (Shift Rigth)
Ai  Ai+1

i = n-2, ....., 0

Sağa kaydırma işleminde, en sağdaki hücrenin değeri (A0) yitirilebilirir. Ayrıca,
en soldaki hücrenin alacağı yeni değer de yukarıdaki tanımın dışında kalmaktadır
 En sağdaki hücrenin eski değeri ile en soldaki hücrenin yeni değeri açısından
aşağıdaki seçenekler düşünülebilir.

 En soldaki hücre temizlenir, en sağdaki hücrenin eski değeri ise yitirilir.
 En soldaki hücreye, en sağdaki hücrenin eski değeri aktarılır (An-1  A0).
 En soldaki hücreye dışardan yeni bir değer yüklenir, en sağdaki hücrenin
eski değeri ise yitirilir.

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 8

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler
 Seri Yüklenen Kaydırmalı Yazmacım Örnek Bir Gerçekleştirimi
A
n-1

A
'
n-1

Sn-1 C R
n-1

A
n-2

A
'
n-2

Sn-2 C R
n-2

A
1

A
'
1

S1 C R
1

A
0

S0 C R
0

Seri
G
iriş
Saat
V
uruşu

A
'
0

K
aydır

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 9

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler

7.1.3. Yazmaçlar Arası Aktarma
Bir yazmaçtaki verinin bir diğer yazmaca aktarılmasına yazmaçlar arası aktarma
işlemi denir. Yazmaçlar arası aktarma işlemleri paralel ya da seri olarak yapılabilir.

 İki yazmaç içeren yazmaçlar arası aktarma işlem yapılan örnek bir bir devre bir
sonraki sayfada görülmektedir.

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 10

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler
T
Saat Vuruşu
Pyükle/Temizle
Aktar
nxT

Seri Giriş
Saat Vuruşu
PYükle

Seri Çıkış (A0)
A Yazmacı

Seri Giriş

Saat Vuruşu
Temizle

B Yazmacı

Aktar

Aktar

Paralel Giriş (I)

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 11

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler

7.1.4. Seri Toplama İşlemi
 Yazmaçlar arası işlemlere somut bir örnek:
 Başlangıçta toplanacak sayıların A ve B yazmaçlarında bulunması ve D türü
ikidurumludaki ikili değerin (saklanan elde değeri) 0 olması gerekir.
A ve B yazmaçlarının, paralel yükleme ile sağa kaydırma/soldan seri yükleme
işlemleri yapılabilecek özellikte olduğunu varsayıyoruz. Toplanacak sayıların
yazmaçlara parallel olarak aktarılmış olduğunu düşünebiliriz.
 Topla imi, n saat vuruşu süresince 1 değerini alacaktır. Topla = 1 iken saat vuruşu ile:
 A ve B yazmaçlarının içerikleri bir sağa kayar,
 Tam Toplayıcının çıkışı A yazmacının sol hücresine yüklenir,

 Tam Toplayıcının elde çıkışı D türü ikidurumluya yüklenir

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 12

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler
T
Saat Vuruşu

Topla
nxT

Saat
Vuruşu
Topla

B
Yazmacı

Saat
Vuruşu

Seri Çıkış
(B0)

Topla
Seri Giriş

Seri Giriş

A Yazmacı

Seri Çıkış (A0)
Çıkış Eldesi

Tam
Toplayıcı

Giriş Eldesi

Toplam
1
D

0
C

D Türü
İkidurunlu

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 13

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler

7.1.5. Çok İşlevli Yazmaçlar
 Sayısal devrelerde, üzerinde birden çok işlem gerçekleştirilebilen yazmaçlara
ihtiyaç duyulur.
 Çok İşlevli Örnek Bir Yazmacın Bir Hücresi

Saat Vuruşu
Temizle
Pyükle
Sağa Kaydır
Sola Kaydır
Paralel Veri Girişi : Ii
Sol Veri Girişi
Sağ Veri Girişi

Ai

Ai’

Yazmacın
i. Hücresi
Hi

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 14

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler
Ai

 Çok İşlevli
Örnek Yazmacın
Bir Hücresi
İçin Örnek
Bir Gerçekleştirim

Si C

Ai'

Ri

Ai+1
Ai-1

Ai+1’

Ai-1’

SaatVuruşu Sağa Kaydır

Ii

PYükle

Sola Kaydır Temizle

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 15

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler

7.2. Sayaçlar
 Diğer tüm dizisel devreler gibi sayaçlar da birer yazmaç olarak düşünülebilir.
Sayacın içinde belirli sayıda ikidurumludan oluşan bir yazmaç yer alır.
Yazmacın içindeki ikili sayının değeri, sayaca uygulanan giriş değerlerine göre,
önceden belirlenmiş bir durumlar dizisine (sayma dizisine) göre değişir.
Saat vuruşlarının dışında sayaçların denetim girişleri de olabilir.
Hiç bir denetim girişi olmayan bir sayaç, her saat vuruşu geldiğinde,
önceden belirlenmiş sayma dizisine göre, bir sonraki konuma geçer.
 Örneğin 3 bit’lik bir sayacın sayma dizileri aşağıdaki gibi olabilir:
0–1–2–3–4–5–6–7
(Mod 8, sıradan sayma dizisi)
0–1–2–3–4–5
(Mod 6, sıradan sayma dizisi)
0–1–3–2–6–7–5–4
(Mod 8, yansıtılmış kod sırasında sayma dizisi)
0–1–3–4-2
(Mod 5, değişik bir sayma dizisi)
Sayaçlarda kullanılabilecek denetim girişlerinden birkaç örnek aşağıda yer almaktadır.
Sayacın durum değiştirmesinin denetlenmesi (bir sonraki konuma geç/geçme)
Sayacın sayma yönünün denetlenmesi (ileri/geri say)
Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü
Sayma dizinde kaç ileri/geri gidileceğinin denetlenmesi (1, 2, …ilerle/gerile)


Slide 16

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler
 Sayaçlarda kullanılabilecek denetim girişlerinden birkaç örnek aşağıda yer almaktadır.

Sayacın durum değiştirmesinin denetlenmesi (bir sonraki konuma geç/geçme)
Sayacın sayma yönünün denetlenmesi (ileri/geri say)

Sayma dizinde kaç ileri/geri gidileceğinin denetlenmesi (1, 2, …ilerle/gerile)

 Devre özellikleri açısından sayaçlar iki ana gruba ayrılır:

 Zamanuyumlu sayaçlar (synchronous counters)
 Dalgacık sayaçlar (ripple counters)

7.2.1. Zamanuyumlu Sayaçlar (Synchronous Counters)
Zamanuyunlu sayaçlarda, tüm ikidurumluların saat girişlerine aynı im uygulanır.
Zamanuyumlu sayaçlarda sayacın durum değiştirmesi ikidurumluların uyarma
girişleri ile sağlanır.
 Sonraki Durum İşlevi
 Uyarma Gereksinimi
Çizelgesi
Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği
Bölümü


Slide 17

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler
 Örnek 7.2. 0 – 9 arasında sıradan sayan 4 bit’lik zamanuyumlu sayacın (BCD Sayaç)
T türü ikidurumlularla tasarlanması.
En küçük Uyarma İşlevleri
T3 = y3y0 + y2y1y0

y3

y3 ’

C

T3

y2

y2 ’

y1

y1’

T2

C

T1

y0

y0 ’

T2 = y1y0
T1 = y3’y0

T0 = 1

C

C

T0

Devre Şeması

Saat
vuruşu
1

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 18

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler

7.2.2. Dalgacık Sayaçlar (Ripple Counters)
 Dalgacık sayaçlarda ise, her ikidurumlunun saat girişine ayrı bir im uygulanır ve
ikidurumluların durum değiştirip değiştirmemesi uyarma girişleri yerine saat
vuruşlerı ile denetlenmeye çalışılır. Özellikle 0 ile (2n - 1) arasında sıradan sayan
sayaçlar için, bu yapı uygun bir yapıdır. Çünkü sayacı hiç dış geçit kullanmadan,
salt n adet ikidurumlu ile gerçekleştirmek mümkündür.
 Dalgacık sayaçların bir özelliği de, sayaçta yer alan tüm ikidurumluların aynı anda
durum değiştirmemesidir.
 Örnek 7.3. 0 – 15 arasında sıradan sayan 4 bit’lik sayacın dalgacık sayaç olarak
tasarlayıp T türü ikidurumlularla gerçekleştirilmesi.
Durum değişkenlerini y3, y2, y1 ve y0 diye adlandıralım ve her ikidurumlunun ne zaman
durum değiştireceğini inceleyelim.

y0’ın her seferinde (her sayma vuruşunda) durumdeğiştirdiği görülmektedir.

•y0’ın değerinin 1’den 0’a her değiştiğinde y1’in durum değiştirdiği görülmektedir.
Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 19

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler
y0’ın her seferinde (her sayma vuruşunda) durumdeğiştirdiği görülmektedir.
y0’ın değerinin 1’den 0’a her değiştiğinde y1’in durum değiştirdiği görülmektedir.
y1’ın değerinin 1’den 0’a her değiştiğinde y2’in durum değiştirdiği görülmektedir.
y2’ın değerinin 1’den 0’a her değiştiğinde y3’in durum değiştirdiği görülmektedir.
Buna göre ikidurumluların T girişlerini 1 yapıp, saat girişlerine soldan sağa sırasıyla
y2’, y1’, y0’ ve Saat vuruşu’nu uygulayarak istenilen sayacı gerçekleştirebiliriz.
Devre Şerması:

y3

C

y3’

T3

y2

C

y2’

T2

y1

C

y1’

y0

C

T1

Saat vuruşu

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü

y0’

T0

1


Slide 20

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler
Zaman Çizeneği:
Saat
Vuruşu

y0
y0 '
y1
y1 '
y2
y2 '
y3
y3 '
Durumlar

S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12 S13 S14 S15 S0

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 21

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler

7.3. Zaman Dizilerinin Üretilmesi
 Sayısal sistemlerde işlemlerin sırasını belirleyen ve denetleyen birimler genellikle denetim
birimi (control unit) adıyla anılır.
Denetim birimleri işlemlerin sırasını belirleme, yönetme ve denetleme işlevlerini zaman
dizileri (timing sequences) ile gerçekleştirir.
Başka bir deyişle, denetim birimleri zaman dizilerini üreten birimlerdir.
Zaman dizilerini üreten denetim birimleri, genellikle zamanuyumlu nitelikli birer
dizisel devredir.

Bu devrelerde en çok kullanılan devre elemenları ise sayaçlar, yazmaçlar ve kod çözücüle

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 22

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler
 Örnek 7.5. Aşağıdaki zaman çizeneği ile tanımlanan zaman dizilerini üreten denetim
devresinin tasarlanması istenmektedir.

t0

t1

t2

t3

t4

t5

t6

t7

t8

t9

t10 t11

Saat Vuruşu
Başla
z1
z2
z3

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 23

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler
z1

z1, z2 ve z3 zaman dizilerinin
üretilmesi Başla imi ile
tetiklenmekte ve bu imler bir
kez üretilmektedir. Üretilmesi
istenilen zaman dizilerinin
toplam süresi 8*T (T : Saat
vuruşu periyodu) olduğuna
göre, bu dizileri üreten
devreyi bir MOD(8) sayaç
ile bir 3 x 8 Kod Çözücü
Kullanarak gerçekleştirebiliriz.
Devrenin ilke çizeneği aşağıda
görülmektedir.

0
1
3x8
Kod
Çözücü

Enable

2
3
4
5
6

22

Saat Vuruşu

S

Başla

C

21

20

z2

7

3 Bit’lik
MOD(8)
Sayaç

R

Saat Vuruşu

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü

z3


Slide 24

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler
 Örnek 7.6. Aşağıdaki zaman çizeneği ile tanımlanan zaman dizilerini üreten denetim
devresinin tasarlanması istenmektedir.

t0

t1

t2

t3

t4

t5

t6

t7

t8 t9

t10

Saat Vuruşu
z1
z2
z3

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü

t11 t12


Slide 25

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler


z1, z2 ve z3 zaman dizilerinin
periyodik, sürekli diziler olduğu
gözenmektedir. z1’in periyodunun
3*T (T: Saat vuruşu periyodu), z2’in
periyodunun 2*T, z3’ünperiyodunun
ise 3*T olduğu görülmektedir.
3 zaman dizisi birlikte
düşünüldüğünde, ortak periyod
6*T’dir. Buna göre devreyi bir
MOD(6) sayaç ile bir 3 x 8 Kod
Saat Vuruşu
Çözücü kullanarak
gerçekleştirebiliriz.
Devreninilke çizeneği yanda
görülmektedir.

z1

3x8
Kod
Çözücü

22

21

20

0
1
2
3
4
5
6
7

3 Bit’lik
MOD(6)
Sayaç

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü

z2

z3


Slide 26

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler

7.4. Rasgele Erişimli Bellek (RAM)
Rasgele Erişimli Bellek (Random Access Memory : RAM) bir dizisel devredir.
RAM, her biri bir bit’lik bilgiyi saklayabilen belirli sayıda hücreden oluşur.
Her hücrede okuma ve yazma işlemlerini gerçekleştiren devre elemanları vardır.
Okuma ve yazma için, öncelikle belirli hücre ya da hücrelerin seçilmesi, gerekir.

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 27

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler
 Rasgele Erişimli Bellek Biriminin İşlevsel Çizeneği
n veri girişi (belleğe yazılacak sözcük)
xn-1 xn-2 ….. x1 x0

ak-1
ak-2

Bellek Birimi

a1
a0

2k Sözcük
n bit / sözcük

k Adres Girişi

BellekEnable
Read/Write
Saat Vuruşu

BellekEnable Read/Write

Bellek İşlemi

0

-

Hiç bir işlem yapılmaz

1

0

Yazma

1

1

Okuma

zn-1 zn-2 ...... z1 z0
n veri çıkışı (bellekten okunan sözcük)

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 28

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler
 İkili Hücrenin (İH)ilke çizeneği
xj

Saat Vuruşu

İHij

yij

ki

Okuma/Yazma

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 29

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler
B e lle ğ e Y a z ıla c a k S ö z c ü k
x n -1

 Bellek Biriminin
Mantıksal Yapısı

x1

x0

A d r e s G ir iş i

0

a0

İ .H
.

İ .H .

İ .H .

İ .H .

İ .H .

İ .H .

İ .H .

İ .H .

İ .H .

k x 2k

a1

K od

a k -1

1

Ç özücü

O k u m a /Y a z m a

B e lle k E n a b le

S a a t V u r u şu

2 k-1

z n -1

z1

z0

B e lle k te n O k u n a n S ö z c ü k

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü


Slide 30

Bölüm 7 :Yazmaçlar, Sayaçlar, Bellekler
xj

 İkili Hücrenin Örnek
Bir Gerçekleştirimi

yij

S

C

R

Saat Vuruşu

ki

Okuma/Yazma

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü