Transcript CoolRunner-II デザインキット

CoolRunner™-II
低コストソリューション
序 論
• CoolRunner-IIのシステムレベル・ソリューション
でコスト削減が可能
• ディスクリート・デバイス対CoolRunner-II
• ASIC対CoolRunner-II
• CoolRunner-IIのデザイン・ツール
– CoolRunnerのリファレンス・デザイン
– CoolRunner-IIのデザイン・キット
– ソフトウェア
• コストの要約
CoolRunner-II
システム・レベルでの
コスト削減
File Number Here
システム統合の利点
ザイリンクスCPLDの機能比較
Feature
CoolRunner-II
XPLA3
9500XL/XV
Core Voltage
1.8
3.3
3.3/2.5
Low Power
FZP plus DataGATE
FZP
Low power mode
Global Clock
3
4
3
P-Term Inputs
40
Divide, DualEDGE &
CoolCLOCK
LVTTL, LVCMOS,
HSTL, SSTL
40
54
None
None
LVTTL, LVCMOS
LVTTL, LVCMOS
Clock Management
I/O Standards
I/O Banks
1 to 4
1
1 to 4 (XV) , 1 (XL)
Macrocells
32-512
32-512
36-288
tPD / Fmax
3.5 / 333
5 / 200
4.0 / 250
Security
Multiple levels
1 level
1 level
Process Technology
0.18u
0.35u
0.35u / 0.25u
システムレベルの費用効果
• “ハイボリューム”に伴う経済観念
– 複数チップのシステム・ソリューションに対して単一
チップでは
• 生産量が増えると、全ての関連コストが削減される
• リファレンスデザイン
– リスクを最小にし、デザインサイクルを短縮
• I/O当たりのコストが最小
• オン・ザ・フライ（On the Fly:OTF）のリ・コンフィギュ
レーションが可能
– デバイス1個の価格で2個のデバイス
“ハイボリューム”に伴う経済観念
• 複数チップのシステムソリューションに対して単一
チップでは
– スピード、低消費電力および単一デバイス内での電圧
変換
– 複数の製造フローと複数のマスク・セットに対するコスト
削減
• 固定コストに関して、量産効果による削減
（パッケージとチップ）
– 高いランレートでコスト構造を大幅に低減
• 単一の製品ファミリは、複数サイトの利用モデルに
焦点を集中可能
I/O当たりの最小コストを提供
• 市場が要求する機能の変化に対して、リスクを低減
– 余剰I/Oがあれば、機能が少しずつ変化しても対応可能
• 余剰ロジックに支払いする必要は無い
– ユーザのデザインに最適なデバイスを使い続ける
– I/Oだけがもう少し欲しいとき-お金を払ってまで、何ゆえ
大きなデバイスを使う必要があるのか？
Lattice社のispMACHに対する
I/O当たりの価格比較
• CoolRunner-IIは競合他社製品に比較して経費削減が可能
デバイス
2003年の価格 最大I/O数 I/O当たりのコスト
XC2C32
$ 1.40
33
$ 0.042
IspMACH4032
$ 1.65
32
$ 0.052
XC2C64
$ 3.35
64
$ 0.052
IspMACH4064
$ 3.69
64
$ 0.058
XC2C128
$ 8.65
100
$ 0.0865
IspMACH4128
$ 14.30
92
$ 0.155
XC2C256
$ 19.15
184
$ 0.104
IspMACH4256
$ 28.38
160
$ 0.177
XC2C384
$ 47.55
240
$ 0.196
IspMACH4384
$ 37.68
192
$ 0.196
XC2C512
$ 63.20
270
$0.234
IspMACH4512
$ 51.70
208
$ 0.249
デバイス当たりの節約
1 more I/O x 0.52 = $0.052 or $0.25
same I/O but save $0.34
8 more I/O x 0.155 = $1.24 or $5.56
24 more I/O x 0.177 = $4.25 or $9.23
48 more I/O x 0.196 = $9.41
62 more I/O x 0.249 = $15.44
それぞれのデバイス集積度に対して、最低速I/O数が最大で最小費用のパッケージが対象
Altera社の7000Bに対する
I/O当たりの価格比較
• CoolRunner-IIは競合他社製品に比較して経費削減が可能
2003年の価格
最大I/O数
I/O当たりのコスト
XC2C32
$ 1.40
33
$ 0.042
EPM7032
$ 2.15
32
$ 0.067
XC2C64
$ 3.35
64
$ 0.052
EPM7064
$ 7.50
64
$ 0.117
XC2C128
$ 8.65
100
$ 0.0865
EPM7128
$ 13.00
96
$ 0.135
XC2C256
$ 19.15
184
$ 0.104
EPM7256
$ 28.00
160
$ 0.175
XC2C384
$ 47.55
240
$ 0.196
No Altera competition at 384mc
-
-
-
-
XC2C512
$ 63.20
270
$0.234
62 more I/O x 0.644 = $39.94 or $70.80
EPM7512
$ 134.00
208
$ 0.644
デバイス
-
デバイス当たりの節約
1 more I/O x 0.52 = $0.052 or $0.75
same I/O but save $4.15
4 more I/O x 0.155 = $0.54 or $4.35
24 more I/O x 0.175 = $4.20 or $8.85
それぞれのデバイス集積度に対して、最低速I/O数が最大で最小費用のパッケージが対象
オン・ザ・フライ（On the Fly:OTF）の
リ・コンフィギュレーション
• 1個のデバイス価格で2個のデバイス
– 電源投入時、CPLDは一つの機能を果たす
– システムのコンフィギュレーションの後、CPLDはシステム機
能を実行
• 個性的なドータカードソリューション
– OTF機能を使用すれば、一枚のドータカード上で複数の機
能モードが可能
• 電源投入後、機能モードを特定の個性的機能に再プログラム可能
CoolRunner-II
vs.
ディスクリート・
デバイスのコスト比較
File Number Here
ディスクリート・デバイス vs
CoolRunner-II のコスト比較
• シュミット・トリガー入力
– SNJ54LVC14AFK @ $9.50
• 電圧変換
– SN74AVCAH164245 @ $2.46
• I/O標準変換
– SN74HSTL16918DGGR @ $6.26
• トータルコスト @ $18.22
• CoolRunner-II 128mcデバイス
–
–
–
–
80本のI/O
シュミット・トリガー入力
電圧変換
I/O変換
• プラス
– 余剰ロジック
– リ・プログラマブル
• トータルコスト @ $8.00
56%の削減
ディスクリート・デバイス vs
CoolRunner-IIの面積比較
• シュミット・トリガー入力
– SNJ54LVC14AFK @ 8.7 x 8.7 mm
(75.7mm2)
• CoolRunner-II 128mcデバイス
– XC2C128-4VQ100C @ 14 x
14mm (196mm2)
• 電圧変換
– SN74ACVAH164245GR @ 12 x
6mm (72mm2)
• I/O標準変換
– SN74HSTL16918DGGR @ 12 x
6mm (72mm2)
• トータル面積 @ 220mm2
24mm2の面積大
• トータル面積 196mm2
ディスクリート・デバイス vs
CoolRunner-IIのピン利用比較
• シュミット・トリガー入力
– SNJ54LVC14AFK @ 20ピン
6出力
• CoolRunner-II 128mcデバイス
– XC2C128-4VQ100C
• 電圧変換
– SN74ACVAH164245GR @ 48ピン
16出力
• I/O標準変換
– SN74HSTL16918DGGR @ 48ピン
9出力
• トータル利用ピン数 31 / 108
（29%の利用率）
• トータル利用ピン数 80 / 100
(80% の利用率)
ディスクリート・デバイス vs
CoolRunner-IIの消費電力比較
• シュミット・トリガー入力
– SNJ54LVC14AFK @ 0.05mA
• 電圧変換
– SN74ACVAH164245GR @ 0.1mA
• I/O標準変換
• CoolRunner-II 128mcデバイス
– 4個の16ビット・カウンタ、シュ
ミット・トリガー入力、電圧変換
とI/O変換 @ 50MHz = 6.8mA
– この消費電力の計算には
DataGATEは含まれていない
– SN74HSTL16918DGGR @ 50100mA
• トータル消費電力～50mA
• トータル消費電力～6.8mA
DataGATEの利点ー追加コストが不要
• デバイスの電源を切らなくても、個々の入力ピ
ンを切り離せる
• 消費電力を削減
– “Don’t care”状態では、ピンのレベルをトグルさせ
ない
• システムとパーツのデバッグを簡素化
– ある種の信号やピンを自由に切り離すことが可能
• システムボードのホットプラグを支援
– 例えば、バックプレーンへのプラグ
DataGATE – スタンバイ時の
超消費電力
• DataGATEをイネーブルすると、消費電流は
3.37mAから 70uAに低減！（スロット・マシーンのデザイン例）
ディスクリート・デバイスvsCoolRunner-II
の配線とレイアウト（R&D）比較
• 複数デバイスでは、R&Dと生産コストが増大
– R&Dコスト
• 配線数が多くなりPC基板のレイアウトはより複雑になる
– CPLDの場合、配線はデバイスの内部にある
• デザインにより多くの時間がかかり、デザインコストは増大する
– 単一チップ・デザインの場合は、ハイレベルデザイン言語で行われる
– テストとアセンブリのコスト
• 機能テストに掛かるコストはデバイスごとに追加される
– 単一チップのテストは組み込みのJTAGで行われる
• アセンブリに掛かるコストはデバイスごとに追加される
– 単一チップの場合、ストッキングとアセンブリによる
マルチvs単一チップのコスト比較
0.6
0.5
0.4
0.3
0.2
0.1
R&
D
Discrete
Single Chip (CPLD)
注）評価結果は1つに標準化
Te
st
As
Pin
Ar
ea
se
Co
mb
un
ly
t
0
Po
Co
we
st
rC
on
su
mp
ti o
n
ディスクリート・デバイス vs
CooolRunner-IIの要約
• ディスクリート・デバイス • CoolRunner-II
–
–
–
–
3個のデバイス
トータル・コスト@ $18.22
トータル面積 @ 220mm2
トータル使用ピン 31 / 108
–
–
–
–
–
単一デバイス
トータル・コスト@ $8.00
トータル面積 @ 196mm2
トータル使用ピン 80 / 100
低消費電力
• プラス
– 余剰ロジック
– リ・プログラマブル
CoolRunner-II
vs
ASICのコスト
File Number Here
製品のユニット・ボリュームのダイナミックス
ボリューム
セルラー
PDA
PC
TV
ゲーム
100万
ユニット
1
2
生産年数
昨今のアプリケーションは、急激に立ち上が
るが、そのライフ・サイクルが短いのが特長
ASICの開発には余りにも長時間かかる
• 短い製品ライフ・サイクルがASICの使用を制限
– 複 数 ASIC の 再 設 計 で は 、 製 造 に か け る 時 間 が ほ と ん ど
なく、マーケット・ウィンドウを完全に失ってしまう
– ASICはリ・プログラマブルでないので、最終段階での
デザインのリビジョン変更はできない
• ランレートが期待より小さいとASICの開発コストとNREコ
ストを正当化できない
CPLDは顧客に対して迅速な市場へのアクセスとデ
ザイン変更を可能にする！
短い製品寿命がASICを制限する
ボリューム
セルラー
短いライフ・サイクル製品は、厳しいマーケッ
ト・ウィンドウに対応するために迅速なデザ
イン時間が必要
PDA
ASICの開発と再設計の遅れは生産サイク
ルの主な部分を失い、その結果収益も失う
PC
ゲーム
TV
ASIC
の遅れ
1
2
生産年数
CPLDはTime-to-Marketの短縮化ソリューションで
収益もキープできる
CoolRunner-IIの
クイックデザイン
ツール
File Number Here
CoolRunnerリファレンスデザイン
• デザインサイクル時間を短縮化
– 次のデザインサイクルに対するコード移植コストを削除
• HDLの再利用は信頼性が高く安定している
• リファレンスデザインを使用することでデザインのリ
スクを最小化
– リファレンス・デザインが利用可能で、予期せぬデザイン
変更に対しても対応可能
• メイン・プロセッサをアップデートすると、正確なバス・インター
フェイスに対応しなくなる
• 顧客のTime-to-Marketを更に改善する
– クイック・ターンの要求に対しては実証済みのデザイン
無償のCoolRunnerリファレンス
デザインで高速デザインが可能
Application
PDA
Datacom
Bus Interface
Memory
Wireless
Multimedia
Microcontroller
Reference Design
XPATH Module Design
Springboard Module Design
8 Channel DVM Springboard
SECDED
N x N Crosspoint Switch
IrDA and UART
UARTs
16b/20b Encoder/Decoder
SPI
Compact Flash Interface
I2C Bus Controller
SMBus Controller
Manchester Encoder/Decoder
NAND Interface
Interface to DDR SDRAM
Wireless Transceiver
MP3 Player
8-bit Microcontroller
8-bit Microcontroller
8051 Microcontroller Interface
Reference
Number
XAPP356
XAPP147
XAPP146
XAPP383
XAPP380
XAPP345
XAPP341
XAPP336
XAPP386
XAPPXXX
Coming
soon
XAPP333
XAPP353
XAPP339
XAPP354
XAPP384
XAPP358
XAPP328
XAPP387
XAPP387
XAPP349
Language
Macrocell
VHDL
Pocket C, VHDL
Pocket C, VHDL
VHDL
VHDL
VHDL or Verilog
VHDL or Verilog
VHDL
VHDL
VHDL
VHDL or Verilog
VHDL
VHDL or Verilog
VHDL or Verilog
VHDL
VHDL
VHDL
VHDL & C
VHDL & C
VHDL
225
67
184
66
193
87
61
76
128
131
158
55
9
156
219
107
212
57
Target
Device
XC2C384
XC2C128
XC2C256
XC2C128
XC2C256
XC2C128
XC2C128
XC2C128
XC2C256
XC2C128
XC2C256
XC2C256
XC2C64
XC2C32
XC2C256
XC2C256
XC2C256
XC2C128
XC2C256
XC2C64
無償のVHDLデザイン・コード： www.xilinx.com/products/xaw/coolvhdlq.htm
%
Utilized
58
52
71
52
75
67
47
59
50
51
61
85
28
60
86
84
83
89
CoolRunner-II デザインキット
• 完全で、使い易いCoolRunner-II デザインキット
– CPLDになじみの薄いロジック設計者に最適
– ザイリンクス製品が初めてのCPLD設計者に最適
– CoolRunner-IIの先進機能をご存知ではないASICデザイナに最適
• 簡単で廉価なデモボードが利用可能
–
–
–
–
–
–
バッテリーかACコンセントの電源ソース
プログラミングには廉価なパラレル・プリンタ・ケーブルを使用
簡単なテスト用LED
デュアル・イン・ラインI/Oヘッダによる簡単接続
変更はジャンパーを使って容易に可能
単一ボード上で複数デバイス選択が可能
CoolRunner-II デザインキット
オンライン・ソフトウェア・ソリューション
• 無償 ISE WebPACK™
–
–
–
–
–
ダウンロード可能なデスクトップ・ソリューション
HDL / ABELによる合成とシミュレーション
JTAGとサード・パーティEDAをサポート
ザイリンクスの全CPLDファミリをサポート
Spartan-IIとIIE、Virtex-EとII（最大300Kゲート）のFPGAをサポート
• 無償 WebFITTER™
– デザインを全てのザイリンクスCPLDにオンライン
–
–
–
–
で容易にフィット可能
VHDL / Verilog / ABELと標準ネットリストに対応
シンプルなPLDと競争力のある変換
フィッティングとタイミングのレポート
最良のPLDシリコン・ソリューション購入のためのオンライン価格見積
CoolRunner-IIのコスト利点
• 全体のシステムコストが最小
• 単一チップCPLDは複数ディスクリート・チップよ
り優れている
• 再プログラム可能なCPLDはASICより優れている
• 無償の先進機能
• オンライン・ソフトウェア、リファレンス・デザイン
およびデザイン・キットを使用すると高速デザイ
ンが可能
全てのデザインに対する
1個のCPLDソリューション
高性能
3.0ns tPD, fmax 385MHz
強化機能
ストレージ・システム、ルータ
*予測値 128
8個の16ビット・カウンタ @ 50MHz
0.18µ =小型チップ・サイズ
最小消費電力
12mW*
最小コストのパッケージ
~20uA標準スタンバイ電流
低コスト
セットトップ・ボックス、
携帯電話
ハンドヘルド、携帯機器