Transcript 第5章 順序論理回路

第５章 順序論理回路
記憶回路と同期順序論理回路の設計
記憶回路
0 →1
1→0
0 →1
0 →1
0 →1
1 →0
ＲＳ-フリップフロップ
S
Q
Q
R
R
S
Q
S
0
0
1
1
R
0
1
0
1
Q
Q
0
1
禁止
Negative logic
S
R

Q
Q
入力が 11 で状態を保持 （双対回路）
クロック動作
S
Q
クロック
R
Q
マスタースレーブFF
S
R
マスター
FF
ゲ
ー１
ト
ゲ
ー２
ト
スレーブ
FF
Q
Q
クロック
G１接
G２断
G１断
G２接
時間
エッジ整形
エッジトリガFF
立ち上がりトリガ
R
Q
C
S
エ
ッ
ジ
整
形
FF
立ち下がりトリガ
R
C
S
Q
いろいろなFF
Q

RS-FF
R
Q
S
クロック
RkS k
Q k +1
00
01
10
11
Qk
1
0
ー
k
JK-FF
k
J K
J
Q
K
クロック
00
01
10
11
k
Q k +1
Qk
0
1
Qk
D-FF
Q
D
クロック
Dk
Q k +1
0
1
0
1
T-FF
Q
T
クロック
順序回路としてのFF

次の時刻の状態は，現在の入力と現在の
状態とできまる．

RS-FF

JK-FF

D-FF

T-FF
FFの状態変化のまとめ
JK-FF の状態遷移
JK-FF の状態遷移図
JK=00, 01
JK=00, 10
JK=01, 11
0
1
JK=10, 11
その他のFFの状態遷移
例題 ５進カウンタの設計
(0)
(1)
(2)
(3)
(4)
状態をFFで記憶する
３つのFFで表す．
入力
組合せ
回路
状
態
記憶回路
出力

JK-FFを３つ用いて設計する．

JK-FFの入力回路を設計
5進同期カウンタの回路
1
c
J3 Q3
J2 Q2
K3
K2
J1 Q1
1
K1