論理回路基礎 機能的な組み合わせ回路 機能的な組み合わせ回路

Download Report

Transcript 論理回路基礎 機能的な組み合わせ回路 機能的な組み合わせ回路

論理回路基礎
5. 機能的な組み合わせ回路
五島 正裕
論理回路基礎
機能的な組み合わせ回路
 これまでの内容
 すべての組み合わせ回路 : 論理関数(完全集合)
 論理回路の簡単化 ⇒ 最小の積和形(和積型)回路
 しかし,実際は…
 大規模で複雑な回路に対しては困難:

その論理関数を求める

それを簡単化する
論理回路基礎
機能的な組み合わせ回路
 階層化設計 (hierarchical design)
 ex) ソフトウェアのサブルーチン
 機能的な組み合わせ回路
 比較的単純
 頻繁に使われる
論理回路基礎
機能的な組み合わせ回路の例
 非演算回路
 セレクタ
 デコーダ
 エンコーダ
 演算回路
 ALU
 シフタ
 浮動小数点演算器
論理回路基礎
セレクタ
 n-to-1 マルチプレクサ (multiplexer)

n-to-1(データ)セレクタ ((data) selector)
 n 個の入力から1個を選んで出力
f
2-to-1 selector
h
g
i
h =(選択入力)? g : f ;
選択入力
論理回路基礎
2-to-1 セレクタ
s
i0 i1
z
0
0
0
0
1
0
1
0
1
1
1
1
0
0
0
0
1
1
1
0
0
0
i0
z = i0
i1
1
s=0
1
1
1
論理回路基礎
2-to-1 セレクタ
s
i0 i1
z
0
0
0
0
1
0
1
0
1
1
1
1
0
0
0
0
1
1
1
0
0
0
i0
z = i1
i1
1
s=1
1
1
1
論理回路基礎
2-to-1 セレクタ
s
i0 i1
z
0
0
0
0
1
0
1
0
1
1
1
1
0
0
0
0
1
1
1
0
0
0
i0
z
i1
1
s=1
1
1
1
論理回路基礎
4-to-1 セレクタ
i0
i0
i1
i1
z
i2
i2
i3
i3
s0
s1
s1s0
カスケード接続
積和標準形
論理回路基礎
16-to-1 セレクタ
i0
i1
i2
i3
i4
i5
i6
i7
z
i8
i9
i10
i11
i12
i13
i14
i15
s0 s1
s2 s3
論理回路基礎
n-bit 2-to-1 セレクタ
a[0]
z[0]
b[0]
a[1]
z[1]
b[1]
s
s’
s’’
a[n -1]
z[n -1]
b[n -1]
s’ s’’
論理回路基礎
デコーダ
 デコーダ (decoder)
 デマルチプレクサ (demultiplexer)
 入力:n-bit 二進符号 a = an-1…a1a0
 出力:y2n-1, …, y1, y0 のうち,ya のみが 1
論理回路基礎
2-to-4 デコーダ(イネーブル付き)
e
a1
a0
y0
y1
y2
y3
0
*
*
0
0
0
0
y0
y1
0
0
1
0
0
0
0
1
0
1
0
0
y2
1
0
0
0
1
0
y3
1
1
0
0
0
1
1
a1 a 0 e
論理回路基礎
デコーダのカスケード接続
a0
a1
a
b
g
a
b
a2
a3
g
74139
a y0
y1
b y2
y3
g
g
y0
y1
y2
y3
y0
y1
y2
y3
a
y0
y1
y2
y3
y4
y5
y6
y7
a
b
g
b
g
y0
y1
y2
y3
y8
y9
y10
y11
y0
y1
y2
y3
y12
y13
y14
y15
論理回路基礎
エンコーダ
 エンコーダ (encoder)
 デコーダの逆
 入力:y2n-1, …, y1, y0
 出力:n-bit 二進符号 a = an-1…a1a0
 プライオリティ・エンコーダ
 優先順位付き(普通)
論理回路基礎
3-to-8 プライオリティ・エンコーダ
y0
y1
y2
y3
y4
y5
y6
y7
a2
a1
a0
*
*
*
*
*
*
*
1
1
1
1
*
*
*
*
*
*
1
0
1
1
0
*
*
*
*
*
1
0
0
1
0
1
*
*
*
*
1
0
0
0
1
0
0
*
*
*
1
0
0
0
0
0
1
1
*
*
1
0
0
0
0
0
0
1
0
*
1
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
0
0
0
0
論理回路基礎
3-to-8 プライオリティ・エンコーダ
Y1 Y2 Y3 Y4 Y5 Y6 Y7
A0
A1
A2
E
(b) 回 路 図
論理回路基礎
今日のまとめ
論理回路基礎
クワイン・マクラスキー法
 ポイントは,カルノー図と同じ
 xy + xy’ = x とできるところを網羅する方法
 カルノー図より,システマティック
 他入力にも対応可能
 プログラムにしやすい
論理回路基礎
機能的な組み合わせ回路
 機能的な組み合わせ回路
 比較的単純
 頻繁に使われる
 階層化設計におけるビルディング・ブロック
 昔:汎用ロジック IC

ex) 74シリーズ
 今:マクロ
論理回路基礎
来週以降の予定
 12/ 1
 順序回路
 12/ 8
?