Presentation - 松澤・岡田研究室
Download
Report
Transcript Presentation - 松澤・岡田研究室
コンパレータノイズがA/Dコンバータの
性能に与える影響に関する研究
◎吉原 慶，浅田 友輔，宮原 正也，
岡田 健一，松澤 昭
東京工業大学大学院理工学研究科電子物理工学専攻
Matsuzawa
Matsuzawa
Lab.
& of
Okada
Lab.
Tokyo Institute
Technology
発表内容
2
• 研究背景
• A/Dコンバータの動作原理
– Flash ADC
– Subranging ADC
– SAR ADC
• 解析結果
• まとめ
2008/09/17
K. Yoshihara, Tokyo Tech.
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
研究背景
3
－中速・中分解能のA/D変換には、オペアンプベースのADC
であるPipeline ADCが用いられていたが、近年ではコンパ
レータベースのSAR ADCも用いられるようになってきた。そ
のため、より詳細なコンパレータの解析が必要である。
Type , Year Speed [MS/s] FoM [fJ]
[1] Pipeline , 2000
40
1900
[2] SAR , 2000
[3] Pipeline , 2008
[4] SAR , 2008
0.5
100
40
3830
62
54
FoM
Power
2 ENOB f s
ENOB :有効ビット
f s :サンプリング
周波数
－コンパレータベースのADCにおいて、コンパレータノイズが
性能に与える影響についての解析を行った。
2008/09/17
K. Yoshihara, Tokyo Tech.
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
コンパレータノイズ
4
Vout
Vin
Vref
Vin
Vout
Vref
－ノイズの影響により、コンパレータの出力が変化する点が
幅を持つようになる（不感帯と呼ばれる）。
有効ビット ENOB
2008/09/17
SNR 1.76
6.02
K. Yoshihara, Tokyo Tech.
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
ADC 特徴
5
Flash
Subranging
SAR
高速
低速
低
高
大
小
2n-1個×1
2n/2個×2回 1個×n回
回
速度
分解能
消費電力
コンパレータ
動作回数
1.0E+05
Subranging 2006
SAR 2006
Flash 2006
Subranging 2007
SAR 2007
Flash 2007
Subranging 2008
SAR 2008
Flash 2008
Speed[MS/s]
1.0E+04
1.0E+03
1.0E+02
1.0E+01
1.0E+00
1.0E-01
1.0E-02
1.0E-03
1.0E+00
2008/09/17
1.0E+02
1.0E+04
FoM[fJ]
K. Yoshihara, Tokyo Tech.
1.0E+06
1.0E+08
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
Flash ADC
6
－コンパレータを2n-1個並列に配置し、同時に比較を行う。
ノイズの影響は全コンパレータで一様。
Vin
Vref
Vref
2n-1
2n-2
1
....
2
E
n
c n
o bit
d
e
r
0
Vin
コンパレータ動作回数
2008/09/17
K. Yoshihara, Tokyo Tech.
1
0
0
1
1
1
1
2n-1個×1回
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
Subranging ADC
7
－Flash ADCを二段階に分け、変換を行う。
上位ビットの変換はノイズの許容範囲が広い。
Vin
Vref
n/2 bit
flashADC
n/2 bit
DAC
+
+ -
upper
n/2 bit
Vin
lower
n/2 bit
n/2 bit
flashADC
Vref
0
0
1
0
1
0
1
1
2n/2
コンパレータ動作回数
2008/09/17
Vref
2n/2
Vref
K. Yoshihara, Tokyo Tech.
2n/2個×2回
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
SAR ADC
8
－DACの出力を上位ビットから順に1とし、比較を行い確定していく。
下位ビットの変換ではノイズによる誤変換を起こす確率が高い。
Vref
Vin
Register
n bit
n bit
DAC
DACout
3Vref
4
Vref
2
Vin
1
コンパレータ動作回数
2008/09/17
K. Yoshihara, Tokyo Tech.
0
0
1
1
0
1
0
1
0
1個×n回
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
SAR ADCでのノイズの影響
Flash ADC
9
SAR ADC
MSB MSB-1 MSB-2
－コンパレータノイズが一様とすると、SAR ADCの
ノイズによる影響はFlash ADCと同程度となる。
2008/09/17
K. Yoshihara, Tokyo Tech.
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
ENOB 理論式
10
：コンパレータノイズの標準偏差
Flash、Subranging型
1 Vref
2
－ノイズパワー： ，量子化ノイズ： n
12 2
2
1 Vref
，信号電力：
2 2
2
2
n
3
SNR 10log 12 2 log1 12
n
V / 2
ref
ENOBFlash,Subranging
2
n 1.66 log1 12
V / 2n
ref
SAR型
i ：i番目の変換動作時のコンパレータノイズ
n
i
1
2
2
－ノイズパワー： 2 n 1i i
i 1
ENOBSAR
2008/09/17
≈ ENOBFlash,subranging
K. Yoshihara, Tokyo Tech.
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
シミュレーション結果
11
－ノイズによるENOBの低下は、コンパレータの比較
回数に依らずほぼ同程度となった。
ENOB
6
5.8
5.6
5.4
5.2
5
Flash
Subranging
SAR
approximation
4.8
4.6
0
0.1
0.2
0.3
0.4
0.5
0.6
[LSB]
ENOB@=0.5
Flash Subranging SAR
5.06
5.10
5.05
2008/09/17
K. Yoshihara, Tokyo Tech.
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
まとめ
12
• コンパレータノイズによるENOBの劣化は、
比較回数の違いがほぼ影響しないことを確
認した。
ENOB@=0.5
Flash Subranging SAR
5.06
5.10
5.05
• 今後、各変換毎にコンパレータノイズを変化
させ、ノイズによる影響のより詳細なシミュ
レーションを行う必要がある。
2008/09/17
K. Yoshihara, Tokyo Tech.
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
参考文献
13
[1]I. Mehr and L. Singer, “A 55-mW, 10-bit, 40-Msample/s Nyquist-Rate
CMOS ADC,” IEEE JSSC, vol.36, no.3, pp.318-325, March 2000.
[2]J. Park, H.J. Park, J.W. Kim, S. Seo and P. Chug, “A 1mW 10-bit
500KSPS SAR A/D Converter,” IEEE ISCAS, pp.581-584, May 2000.
[3]M. Boulemnakher, E.Andre, J.Roux and F. Paillardet, “A 1.2V 4.5mW
10b 100MS/s Pipeline ADC in a 65nm CMOS,” ISSCC Digest of
Technical Papers, pp.250-611, February 2008.
[4]V. Giannini, P. Nuzzo, V. Chironi, A. Baschirotto, G. Van der Plas and
J. Craninckx, “An 820uW 9b 40MS/s Noise-Tolerant Dynamic-SAR
ADC in 90nm Digital CMOS,” ISSCC Digest of Technical Papers,
pp.238-610, February 2008.
2008/09/17
K. Yoshihara, Tokyo Tech.
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
14
2008/09/17
K. Yoshihara, Tokyo Tech.
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
15
Vref
Vref
DACout
3Vref
4
Vref
2
3Vref
4
Vref
2
Vin
1
0
0
1
1
0
1
0
1
0
Vout=39
Vout_error=40
2008/09/17
DACout
K. Yoshihara, Tokyo Tech.
Vin
1
0
0
1
0
1
0
1
0
1
0
1
Vout=32
Vout_error=31
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
16
1 2 Vq
量子化ノイズ→ 12 ，コンパレータノイズ→ ，信号電力→
2 2
Vq :1LSB Vref / 2n
Vq2
SNR 10 log
n
1 2 Vq
2 2
2
q
V
2
n
2
2
2
n
3
10log 12 2 log1 12
V
q
12
SNR 1.76
ENOB
6.02
2
1.76
n
3
1.66log 12 2 log1 12
V 6.02
q
2
n 1.66 log1 12
V / 2n
ref
2008/09/17
K. Yoshihara, Tokyo Tech.
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
2
17
6bit SAR ADCでσを変化させたときの
理論値とシミュレーションの誤差
sigm a0
sigm a1
0.5
0.5
0.5
0.5
0.5
2008/09/17
sigm a2
0.5
0.5
0.5
0.5
0.5
sigm a3
0.5
0.5
0.5
0.5
0.5
0
0.125
0.25
0.375
0.5
sigm a4
0
0.125
0.25
0.375
0.5
sigm a5
0
0.125
0.25
0.375
0.5
コンパレータノイズ 信号パワー 理論値
6.67572E-06
0.125 36.65212
1.00136E-05
0.125 36.14628
2.00272E-05
0.125 34.90827
3.67165E-05
0.125 33.40567
6.00815E-05
0.125 31.91511
K. Yoshihara, Tokyo Tech.
Ｓｉ
ｍ値
49.46479
50.46479
51.46479
52.46479
53.46479
EN O B
5.796034
5.712006
5.506358
5.256755
5.009154
Sim
5.79874
5.687708
5.476471
5.227174
5.027118
誤差率
0.0467
-0.42539
-0.54278
-0.56274
0.358624
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology