Transcript 06 - 東京工業大学
超高速・高周波までの 電子回路・集積回路設計 松澤 昭 東京工業大学 2006.11.06 A. Matsuzawa Tokyo Tech 1 内容 • • • • • • • • • 2006.11.06 集中定数回路 集積回路のインタフェ－スと波形品質 集積回路のノイズ 集積回路の配線問題 ＬＣＲ分布定数回路 集積回路からのノイズ輻射 超高速インターフェース まとめ 補足資料 A. Matsuzawa Tokyo Tech 2 集中定数回路 2006.11.06 A. Matsuzawa Tokyo Tech 3 １次の系：抵抗と容量の時間応答 通常のアナログ回路の設計ではRC １次の回路設計で十分である RC回路の場合応答には振動成分は出ない Vout 1 1 H (s) Vin 1 sRC 1 s ステップ波を入力すると素直な応答になる 1 1 H (s) 1 s s 2006.11.06 Vout t Vin 1 e A. Matsuzawa Tokyo Tech 4 １次の系：抵抗と容量の周波数応答 周波数応答も-20dB/decの穏やかな特性である。 H (s ) p 2006.11.06 1 1 1 1 sRC 1 s 1 j p p 1 RC A. Matsuzawa Tokyo Tech 5 １次の系：CMOSゲートと容量 CMOSインバータも基本的にはRC 1次の系である。 2006.11.06 A. Matsuzawa Tokyo Tech 6 インダクタンス 自己インダクタンス N N H A L I I I N: 巻き線数 Φ:磁束 H：磁界強度 A：面積 相互インダクタンス M 21 インダクタンスはループ面積に比例する A2(I1 ) B2(I1 ) dA2 A 2 I1 I1 相互インダクタンスは磁束の結合度合いによる V1 sL1I1 sMI2 V2 sMI1 sL2I 2 k 2006.11.06 A. Matsuzawa Tokyo Tech M 1 L1L2 7 インダクタンス インダクタンスが入ると２次の系になる。 W 単位長さあたりのインダクタンス（かなりラフな表現） L H 0 8H W ln 2 W 4H H/W=0.1; L=0.23nH/mm H/W= 1; L=0.4nH/mm H/W=10; L=0.88nH/mm 導体 もしくは伝送路に関して以下の関係を用いる L C 配線のインダクタは凡そ0.2nH/mmから1nH/mm程度を取る 寸法依存は小さい 2006.11.06 A. Matsuzawa Tokyo Tech 8 インダクタンスの大きさ P板上では 1nH/mm ～0.5nH/mm程度である 2006.11.06 A. Matsuzawa Tokyo Tech 9 二次の系：RLC Lが加わると２次の系になり、振動成分が現れる。 n2 1/LC H (s) 2 2 R s 2 s 1/LC s 2 n s n L n 1 R C , 2 L LC 1 L 2 p1,p2 R R 4 2L C 2006.11.06 A. Matsuzawa Tokyo Tech 10 二次の系：RLCの応答 振動するか否かは、ダンピングファクターに依存する ダンピングファクターが１以上では振動成分は発生しない。 R C 2 L 1 n LC ダンピングファクター C 0.02 R 0.01 L 1 n 1010 f n 1.6GHz (0.6ns) LC 抵抗が小さいほど、インダクタが大きいほど ダンピングファクターは小さくなり振動する 2006.11.06 A. Matsuzawa Tokyo Tech 11 二次の系：RLCの応答の高周波成分 ダンピングファクターが小さいほど振動成分が大きくなる。 2006.11.06 A. Matsuzawa Tokyo Tech 12 ポールの位置と応答 ポールが複素共役根になると振動成分が発生するが ダンピングファクタを１以上にすれば発生しない R C 2 L 1 複素共役根 （振動） Im 1 x 1 実根（減衰） x x 二重根（減衰） 2006.11.06 p1,p2 x n 1 L 2 R R 4 2L C 1 LC Re x A. Matsuzawa Tokyo Tech 13 二次の系：RLCの周波数特性 ２次の系であるので高域で-40dB/decの特性となり、減衰が早い 逆に高域特性を伸ばすことができる。 ダンピングファクタを１以上にすれば周波数のピークは抑えられる。 2006.11.06 A. Matsuzawa Tokyo Tech 14 LSIの信号伝送におけるインダクタの影響 伝送路にインダクターがあると負荷容量や寄生容量との間に二次系を作り リンギングを発生させるが、ダンピング抵抗により低減可能である。 2006.11.06 A. Matsuzawa Tokyo Tech 15 LSIの信号伝送におけるインダクタの影響 出力トランジスタのドライブ能力変えることでもリンギングが低減可能である。 2006.11.06 A. Matsuzawa Tokyo Tech 16 集積回路のインターフェースと波形品質 2006.11.06 A. Matsuzawa Tokyo Tech 17 ＩＣや電源を含めた電流パス 外部回路のドライブではICおよび電源系の電流パスを考える必要がある。 2006.11.06 A. Matsuzawa Tokyo Tech 18 ドライブ波形とグランドバウンス 出力波形はIC内部のGNDバウンスの影響が大きい 2006.11.06 A. Matsuzawa Tokyo Tech 19 電流のリターンパス 出力端を流れる電流は殆どICのGND端を経由して戻る 2006.11.06 A. Matsuzawa Tokyo Tech 20 電源系の電流パス 両エッジにおいて接地側の端子電流が多いが、電源側にもある程度の電流が流れる。 IC内部のパスコンには両エッジにおいてかなりの電流が流れ、 立ち上がりにおいても接地側からパスコンを通じてかなりの電流が流れる。 2006.11.06 A. Matsuzawa Tokyo Tech 21 GND系のインダクタと波形 IC周りの電源やグランドのインダクタが波形に影響する GND系のインダクタを 0.1nH, 0.6nH, 1.1nH, 1.6nHと変化させた 2006.11.06 A. Matsuzawa Tokyo Tech 22 信号伝送におけるインダクタとリターンパス 信号は信号近傍を通るときに最もインダクタンスが インダクタンスを減らすには １）短い配線 L 長さ 小さくなる →リタンパスは信号線近傍に集まる性質がある ２）幅広配線 →伝達経路の遮断やビアでリタンパスを長くしない Lu Cu 2006.11.06 A. Matsuzawa Tokyo Tech 23 集積回路のノイズ 2006.11.06 A. Matsuzawa Tokyo Tech 24 ＩＣ内部動作における電源系インピーダンスの影響 IC内部のスイッチング動作によりノイズが発生する 外部に漏れる電流がEMIの主原因になる 2006.11.06 A. Matsuzawa Tokyo Tech 25 内部パスコンが小さいとき 内部パスコンが小さいと電源電圧が大きく揺らぎ、波形崩れを生じる IC外部に流れる電流も大きい チップ内パスコン= 1nF 2006.11.06 A. Matsuzawa Tokyo Tech 26 内部パスコンがある程度大きいとき 内部パスコンがある程度大きいと電源電圧が安定し波形崩れを生じない IC外部に流れる電流も小さくなる チップ内パスコン= 10nF 2006.11.06 A. Matsuzawa Tokyo Tech 27 内部パスコンが大きいとき ある程度以上の大きさになると、それほどは変わらない むしろ、等価抵抗が問題になる チップ内パスコン= 100nF 2006.11.06 A. Matsuzawa Tokyo Tech 28 IC外部への電源ノイズ 内部パスコンにより外部へのノイズは減らすことができるが 容量をいくら大きくしても等価抵抗が効いてくるので限度がある。 IC外部への電源ノイズ 内部パスコン=1nH 内部パスコン=30nH 2006.11.06 A. Matsuzawa Tokyo Tech 29 EMIとデジタルノイズの低減 EMI対策とノイズ低減のためには内部でカップリング容量増大 と電源接続インダクタンスの低減が必要 2006.11.06 A. Matsuzawa Tokyo Tech 30 容量のインピーダンス特性 容量はある周波数以上ではもはや容量としては取り扱えなくなる。 また、最小の抵抗は１Ω程度と考えて良い 容量の等価回路 2006.11.06 A. Matsuzawa Tokyo Tech 31 内蔵パスコンの効果 ゲート容量により専用のオンチップパスコンを開発 設計検証段階で、電源波形をSimし、 FFTにより周波数特性を算出 2006.11.06 A. Matsuzawa Tokyo Tech 32 オンチップパスコン使用上の注意 オンチップパスコンにより低周波のノイズは 減るが、高周波ノイズはかえって増 加することがある。IC内部において共振回路ができるためと考えられる。 適切な抵抗挿入によるQの減少が必要である。 Advise and data from Dr. Sudoh from Toshiba. 2006.11.06 A. Matsuzawa Tokyo Tech 33 集積回路の配線問題 2006.11.06 A. Matsuzawa Tokyo Tech 34 スケーリング則:LSI技術の基本原理 スケーリングによりLSIの集積度と性能が向上し、コストが下がった。 寸法縮小率： 0.7 面積縮小率： 0.5 L W tox Scaling 2006.11.06 Device/Circuit parameter Scaling Factor Device dimensions L, W, Tox 1/S Doping concentration S Voltage 1/S Field 1 Current 1/S Gate Delay 1/S Power dissipation/device 1/S2 A. Matsuzawa Tokyo Tech S 2 スケーリングにより殆ど すべての性能を向上できる 35 テクノロジーノードと遅延時間 スケーリングによりゲートの遅延時間は下がった。しかしながら、 0.18um以降は飽和し、低リークトランジスタではむしろ増大している。 1V 1.2V 1.5V 2.5V 1.8V 5V 3V 100 Delay time (Arbitral) Operating Voltage (V) Low leak (3pA/um) 50 Constant VT 10 Middle leak (1nA/um) Scaled VT 5 Constant Vt/VDD 0.1 0.2 0.3 0.5 1.0 Technology node (um) 2006.11.06 A. Matsuzawa Tokyo Tech 36 プロセッサーの速度 スケーリングによりプロセッサの速度は向上した. Operating frequency 21264 IBM 1GHz Merced High-end 700MHz 21264 21164 500MHz 400MHz 300MHz US-3 PC P7 R14000 P6MMX2 PPC604e US-2 R12000 P6 P6 21164 PPC750 Embedded R4400 Pentium MMX R10000 R10000 SA110 P6 V830R R5000 SH4 US SA110 V832 R4300 21164 NEC（研究） 200MHz 21064 R4400 Pentium 100MHz V830 R4300 SH3 R4200 SH3 SuuperSparc R3900 R3000 V810 SH2 1994 1995 1996 1997 1998 1999 2000 2001 2002 (CY) Year 2006.11.06 A. Matsuzawa Tokyo Tech 37 配線のスケーリング 配線のスケーリングは ローカル配線とグローバル配線に分けて考えるべき。 Scaling factor: Sc Global Interconnection Scaling factor: S Block Block LSI chip TR TR Block Local Interconnection 2006.11.06 A. Matsuzawa Tokyo Tech 38 配線問題 配線は高速化・低消費電力化の大敵である。 また、微細デバイスを接続するには微細配線が必要である。 距離 配線 駆動デバイス ・配線によって生じること ・信号の遅延 ・信号の減衰 ・波形の変形 ・電力の消費 ・電磁波の輻射 2006.11.06 受信デバイス 高速化・低消費電力化 ・配線抵抗を下げる ・誘電率を下げる しかし、いずれも限界がある 短い配線で接続できるようにすることが重要 A. Matsuzawa Tokyo Tech 39 配線遅延 配線遅延時間は配線のRC積に比例する 配線遅延時間は距離の２乗に比例して遅くなる Length: X Ro Cin Vs Ru Lu Cu Lu is negligible when L R Tpd CuRuX 2 2.2roCin RuXCin roCuX Tpd RC 2.2roCin Wire delay 2006.11.06 Gate delay A. Matsuzawa Tokyo Tech R RuX C CuX 40 配線容量 容量は寸法比で与えられるため、微細化で縮小することは困難である。 低誘電率化が低容量化に最も効果がある。 Wire d w h H 配線ピッチを縮めると線間容量が増加 配線ピッチを緩めると対地容量が増加 →最適なピッチがある →単に横方向を微細化しても容量は減らない Other Metal or bulk 0.22 h h w 0 . 83 0 . 07 0 . 03 0.22 H H H h w Ctot ox2.80 1.15 1.34 H H d H 容量値は寸法比で与えられ、絶対的な大きさに依存しない。 J. M. Rabaey, “Digital Integrated Circuits”, pp. 445 2006.11.06 A. Matsuzawa Tokyo Tech 41 配線抵抗 配線抵抗は寸法そのもので決まるので微細化により増大する S=1.4 ：１世代 L A R L 配線長のスケーリングでS倍 A 同一配線長でのスケーリングでS2倍 Al : 2.7 108 (m) Cu : 1.7 108 (m) 2006.11.06 A. Matsuzawa Tokyo Tech 42 配線のスケーリング ・ローカル配線： RC遅延はスケーリングに対して一定 ・グローバル配線： RC遅延はスケーリングに対してむしろ増加 更にチップサイズの増加がこれに拍車をかけている Tdrc will increase at 2x or 3x for one generation ローカル配線の容量は低下しているが、これは 配線長短縮の効果で、単位長さ当たりの容量は一定 Parameters L d R C w h H Local Global L 1/S Sc W, d 1/S 1/S H, h 1/S 1/S R S S2Sc C 1/S Sc 1 (SSc)2 Td (=RC) 2006.11.06 S: Device scaling factor Sc: Chip size scaling factor A. Matsuzawa Tokyo Tech 43 分布RC線路 通常のLSIの配線においては分布RC回路で取り扱える。 2006.11.06 A. Matsuzawa Tokyo Tech 44 RC分布定数線路の応答 ＲＣ線路では、伝搬遅延時間だけでなく信号減衰が問題となる 0.13um グローバル配線のパラメータを使用 総配線長 5mm 負荷容量 1pF 負荷容量0.1pF 2006.11.06 A. Matsuzawa Tokyo Tech 45 ゲート遅延と配線遅延 ゲート遅延は減少しているが配線遅延は増加している。 500 Delay time (ps) Interconnection delay 100 Gate delay 50 0.2 0.4 0.6 Design Rule (um) 2006.11.06 A. Matsuzawa Tokyo Tech 0.8 1 T. Mogami “LP & HS LSI Circuit & Technology” pp. 547-560, Realize Inc. 1998. 46 リーピーターバッファーの挿入 配線長の２乗に比例して遅延時間が増大するので、バッファーを入れて 配線長を短くすると、ゲート遅延が増加しても全体の遅延時間を短縮できる ro RuX Tpd1 RuCuX 2 2.2roCin X2 Tpd2 RuCu 2.2nroCin n Tpd1 CuX ro Cin RuX/n CuX/n Tpd2 ro RuX/n CuX/n n min x Cin RuCu 2.2roCin Tpd2 2.2roCin Gatedelay 2 2 Tpd1 RuCuX 2 Wiredely 最適数での遅延時間比 リピータバッファの挿入 n（バッファー数） 2006.11.06 A. Matsuzawa Tokyo Tech 47 配線遅延時間の今後の予測 グローバル配線遅延はたとえ、リピータバッファを入れても微細化とともに増大する。 Insertion of repeater Tpdl RuCuX2 RC Repeater buffer Tpdr RC Tgate 2 Tpdr Tpdl 2006.11.06 A. Matsuzawa Tokyo Tech 48 配線の課題 リピータバッファーが面積・消費電力の大きな問題になる グローバル配線の高速化にはリピータバッファが欠かせないが 今後、それによる面積や消費電力が極端に大きくなり、非現実的になる →このままでは高速化は困難 2006.11.06 A. Matsuzawa Tokyo Tech 49 配線長分布 短い配線は多く、長い配線は少ない。 階層的な多層配線技術の導入 Lower layer: high density (Hi RC) Upper layer: low density (Lo RC) L = (142,742)1/2 = 377 [gate pitch] Davis, De, and Meindl, IEEE ED-45(3) 580 (1998) 2006.11.06 A. Matsuzawa Tokyo Tech 50 LSIのレイアウトと配線構造 LSIでは回路が階層化されており、これに伴って使用する配線も異なる。 ローカル配線： セル内のトランジスタノードの接続。 高密度、短い配線長 グローバル配線： マクロブロック間の接続。 低密度 低抵抗 長い配線長 LSI Global マクロブロック Intermediate ゲート （スタセル） ブロック 2006.11.06 Semi-global A. Matsuzawa Tokyo Tech 51 階層配線 現代のLSIの配線は階層構造になっており、下層は狭く薄く、上層は広く厚い 2x to 3x 松下 0.13umの例 Ratio: 2x ITRS 2001 Edition, pp. 262. 2006.11.06 A. Matsuzawa Tokyo Tech 52 電源線のIRドロップ 電源線では電圧降下を考慮する必要がある 2006.11.06 A. Matsuzawa Tokyo Tech 53 配線の性質の比較 以下の配線パラメータで信号伝送の性質の比較をした。 注目： ピッチや厚さにより配線抵抗は数桁変化するが、容量は数倍しか変化しない。 Wire d w h H Other Metal or bulk (from 0.13um parameters) 2006.11.06 A. Matsuzawa Tokyo Tech 54 最大動作周波数の推定 信号の減衰により、グローバル配線でも1GHzで1mmしか伝送できない 2006.11.06 A. Matsuzawa Tokyo Tech 55 最大動作周波数の推定 (バッファ挿入) リピータを入れることで１GHｚで数mmは伝送できるが、、、 2006.11.06 A. Matsuzawa Tokyo Tech 56 配線の性質の比較 • 1umm以下の配線幅、厚さの配線では遅延時間の増大よりも抵抗によ る信号振幅減少が問題である。 • プリント板やパッケージの配線では信号振幅減少はほとんど見られず、 信号遅延が問題となる。 • 2GHzの信号を伝送できる距離はリピータ無しで – ローカル配線： 0.1mm – グローバル配線： 0.4mm – 1umの幅と厚さの配線：2mm • 2GHzの信号を伝送できる距離はリピータ挿入により – ローカル配線： 0.3mm – グローバル配線： 1mm – 1umの幅と厚さの配線：10mm 2006.11.06 A. Matsuzawa Tokyo Tech 57 LCR分布定数線路 2006.11.06 A. Matsuzawa Tokyo Tech 58 周波数による配線の考え方 配線は周波数（電気長）により適切な取り扱いが必要である 0.35 周波数＝ 立ち上がり時間 2006.11.06 A. Matsuzawa Tokyo Tech 59 配線の取り扱い 配線長 が重要なパラメータである。 この値により取り扱い方法を変える必要がある。 Wire length (mm) 信号波長 EM irradiation →EM analysis Wire length > λ/4 ～λ/10 → EM irradiation Wire length > λ/40～λ/100 →Distributed Wire length < λ/40～λ/100 →Ramped vc f r ur 3 Distributed →Wave analysis (Reflection) 0.3 周波数が高くなるとチップ内でも 分布定数解析や輻射解析が必 要となる。 Ramped →RC delay analysis １ 10 Frequency (GHz) 2006.11.06 A. Matsuzawa Tokyo Tech 60 インダクタを考慮した分布定数回路の影響 立ち上がり時間やクロック周期が短くなるとインダクタンスを 考慮した分布定数の取り扱いが必要となる。 L, C, R分布定数回路 配線長 ｌ ・配線長と受端のインピーダンスによる複雑な駆動点インピーダンス ->リンギングや遅延時間の増大 ・反射によるリンギングや遅延時間の増大 ・クロストークの増大 ・インピーダンス整合の必要性 2006.11.06 A. Matsuzawa Tokyo Tech 61 インダクタンス 単位長さあたりのインダクタンス（かなりラフな表現） W L 0 8H W ln 2 W 4H H H/W=0.1; L=0.23nH/mm H/W= 1; L=0.4nH/mm H/W=10; L=0.88nH/mm 導体 もしくは伝送路に関して以下の関係を用いる L C 配線のインダクタは凡そ0.2nH/mmから1nH/mm程度を取る 寸法依存は小さい 2006.11.06 A. Matsuzawa Tokyo Tech 62 分布定数回路 分布定数では信号が位置（距離）の関数になる 分布定数回路 Lu Ru Cu Ru Gu Lu Cu Ru Gu Lu Cu Gu 距離の効果 I0 I(x) 順方向へ進行する波 V0 V(x) 逆方向へ進行する波 0 2006.11.06 1 V 0 Z 0I 0e x 1 V 0 Z 0I 0e x 2 2 1 V 0 Z 0I 0e x 1 V 0 Z 0I 0e x I (x ) 2Z 0 2Z 0 V (x ) x A. Matsuzawa Tokyo Tech 63 分布定数回路の定数 伝播定数 Ru jLu Gu jCu j 減衰 減衰定数 1 2 R 位相定数 1 2 R 2006.11.06 Ru jLu, Gu jCu α: 減衰定数 β：位相定数 の場合 v(x,t ) e x sint x 信号の伝播 減衰定数 j LuCu 2 2 振動 1/2 1 2LC RG 2 2L2 G 2 2C 2 2L2 G 2 2C 2 1/2 1 2LC RG 2 Ru Cu RuCu R 2Zo 2 Lu 2 vp 位相速度 単位容量の大きな線路は減衰が大きい RC時定数が大きいと信号は減衰する A. Matsuzawa Tokyo Tech 64 無損失線路 無損失の場合 （R=G=0) 0 LuCu LC 1 vp LC 1 vp Lu Z Ru jLu Zo Y Gu jCu Cu Cu 信号は減衰せずに一定の速度で伝播する このような波動としての性質が現れるか否かは Ru Lu, Gu Cu が満たされるかどうか。 および信号波長が線路長の2.5％以上の場合である 周波数を5GHz, インダクタンスを0.5nH/mmとすると抵抗は15Ω/mmが境界である。 凡そ1um2以上の断面積の配線ではインダクタンス成分を考慮する必要がある。 2006.11.06 A. Matsuzawa Tokyo Tech 65 電圧反射係数 特性インピーダンスと負荷インピーダンスに差があれば信号が反射する 2006.11.06 A. Matsuzawa Tokyo Tech 66 伝送線路のインピーダンス 伝送線路のインピーダンスは負荷インピーダンスと電気長により変化する 2006.11.06 A. Matsuzawa Tokyo Tech 67 終端ショートの場合 電気長によりインピーダンスが容量性にも誘導性にもなる。 また周波数により繰り返す。 2006.11.06 A. Matsuzawa Tokyo Tech 68 終端オープンの場合 2006.11.06 A. Matsuzawa Tokyo Tech 69 ¼波長トランス ¼波長の線路を用いることでインピーダンス整合を取ることができる 2006.11.06 A. Matsuzawa Tokyo Tech 70 スタブ効果 スタブにより整合を取ることもできるが、ビアなどによりスタブ が形成されることで高周波の特性が劣化する 2006.11.06 A. Matsuzawa Tokyo Tech 71 分布定数の伝送波形と取扱い条件 立ち上がり時間が遅いと反射の影響は目立たない 分布定数的取り扱いの条件： 立ち上がり時間<信号が線路を往復する時間 最初に負荷に届く波 ２番目に負荷に届く波 ３番目に負荷に届く波 ４番目に負荷に届く波 負荷に現れる波形 2006.11.06 A. Matsuzawa Tokyo Tech 72 集中定数回路と分布定数回路 分布定数回路のリンギングの大きさはインピーダンス整合により決まるため 集中定数のように高駆動が高速とは限らない。 碓井有三「分布定数回路の全て」 集中定数回路 駆動能力が大きいほど速い。 分布定数回路 駆動能力が大きいと反射パルス の影響を受けセットリングが遅い。 最適な駆動力が存在する。 →信号の反射は駆動力ではなく インピーダンスの整合により決まるため リンギングの周期は線路長で決まる 2006.11.06 A. Matsuzawa Tokyo Tech 73 集積回路配線でのインダクタンスの影響 グローバル配線においてはインダクタンスや基板の効果を考慮する必要がある 2006.11.06 A. Matsuzawa Tokyo Tech 74 集積回路配線の分布定数扱いの境界条件 配線長が数mm以上で、立ち上がり時間が100psを切ると分布定数的扱いが必要 1) LCRのリンギング条件から Lu tr 6.7 Ru の立ち上がり時間のパルスは振動する ２）配線長と信号周波数から l Co 40 40 f r Co:光の速度 f:クロック周波数 εr: 比誘電率 ただし、立ち上がり時間を周期の5%と仮定 １GHｚクロックの場合は数mmの配線も 分布定数として扱わなければならない。 数100umではRCモデルで十分。 2006.11.06 A. Matsuzawa Tokyo Tech 75 集積回路からのノイズ輻射 2006.11.06 A. Matsuzawa Tokyo Tech 76 ノイズの輻射 ノイズの輻射には３つの要素がある 近傍界 高周波 ノイズ源 （LSI) 2006.11.06 遠方界 伝送路 A. Matsuzawa Tokyo Tech アンテナ 77 コイルによる電力の伝送 近傍界では磁気結合がメインになる 数100MHz以下の周波数ではλ/2のアンテナ を用いることは困難である。 このような場合、コイルの電磁誘導を用いる。 起電力vは信号源の電流Iと相互インダクタンスM を用いて、 v d jM 12I dt 結合係数kを用いると M 12 k L1L 2 半径aの断面を持つ、巻き数n, 平均半径R の環状線の自己インダクタンスLは、 8R L n R 0 log 2 a 4 2 2006.11.06 A. Matsuzawa Tokyo Tech 78 コイルアンテナの結合係数 コイルの結合係数は距離を離すと急激に劣化する 円形コイル1：半径: a, 巻き数：n1 円形コイル2：半径: b, 巻き数：n2 距離: d 2 2 M 12 0n1n 2 ab k K E k k 4ab 2 a b 2 d 2 /2 d K 0 1 2 sin2 E /2 0 1 2 sin2 d 結合係数k(上の式のkと異なることに注意）を用いると R/Wコイル：４ターン アンテナコイル：４ターン カードサイズ： 85.6mm x 54 mm M 12 k L1L 2 2006.11.06 A. Matsuzawa Tokyo Tech 79 コイルの磁界強度 na2 I H 2(a2 x2 )3/ 2 受信アンテナ H:磁界強度 n:巻き数 a:半径 x:中心からの距離 送信アンテナ 磁界強度(H)は距離の３乗 (x>>a)に比例して減少 a=0.5cm x=10cmで1/10000に 横方向の磁界強度特性 2006.11.06 A. Matsuzawa Tokyo Tech 80 近傍電磁界と遠方電磁界 ノイズ原からの距離により電磁界の性質が異なる。 近傍電磁界は波長で規格化した距離が短い場合、電界と磁界が交互結合により電 波となることができない。このため減衰が速い。 v 1 c : 近傍電磁界 2 v 1 距離 c : 遠方電磁界 2 距離 2006.11.06 近傍電磁界では通常は磁界が支配的となる 高い周波数=短い波長ではすぐに遠方電磁界になるので 減衰しにくい A. Matsuzawa Tokyo Tech 81 コイルを用いた電力と情報伝送 コイルの結合により電力を伝送できるが、伝送量は結合係数kの２乗に比例する。 →距離が遠くなると急激に減少する。 負荷側からの起電力を用いて、カード側の負荷を変えることによりカード側の情報を R/W側に伝えることができる。 R/W Rs (Q調整用） I2 R1 I1 ICcard 2 k C2 C3 C1 Vin L1 整合回路 L2 RL Rm Vcard L1 M Pcard I 12 RL k 2 I 12 RL L2 L2 例えばM=0.1uH, L2=3uH, RL=1kΩ、I1=0.2Aとすると カードが受信できる電力は44mW 2 VA B sMI1 jMI1 M Rm RL L2 (I2により発生した等価抵抗） L2 C3 VA-B 2006.11.06 RL カード側の負荷を変えることでR/W側の電流に影響を及ぼす。 →カード側の情報をR/W側に伝えることができる。 A. Matsuzawa Tokyo Tech 82 IDTAGのアンテナ間距離と受信電力 近傍電磁界を用いた通信では アンテナ間距離がある程度以上になると、急激に受信電圧が低下する。 2006.11.06 A. Matsuzawa Tokyo Tech 83 アンテナ アンテナの基本は伝送線路である 先端開放の伝送線を広げたもの 近傍界は電界が支配的 先端短絡の伝送線を広げたもの 近傍界は磁界が支配的 2006.11.06 A. Matsuzawa Tokyo Tech 84 アンテナのインピーダンス 放射抵抗が高いほど効率よく電波を輻射する P I R 2 １波長程度まではダイポールでは電気長（長さを波長で規格化したもの）の２乗 ループアンテナではループ面積に依存し、周辺長が電気長の４乗に比例する 2006.11.06 A. Matsuzawa Tokyo Tech 85 LSIからのノイズ輻射 筐体の小型化、高周波化： セット機器の小型化、高周波化： →筐体内アンテナへの近傍電磁界ノイズ →筐体での共振問題 →筐体外への遠方電磁界ノイズ (-120dBm以下に抑える必要あり) 電源 LSI LSI LSI LSIの大電流化(di/dtの増加)： →LSIがシステムの最大のノイズ源に！ LSIの低電圧化： →電源ノイズ干渉による誤動作 2006.11.06 対策 これらが勘と経験により、 対策されているのが現状！ 電界シールド 電磁シールド 筐体寸法設計 各部品の配置 電源/信号の配線パターン パスコン配置位置/種類選択 A. Matsuzawa Tokyo Tech 86 基板からのノイズ輻射 基板がLSIの電源ノイズにより励振されノイズ輻射が起こる 2006.11.06 A. Matsuzawa Tokyo Tech 和田修己氏(京都大)の資料より 87 多層PCBの電源-GND面共振によるEMI たとえベタアース基板を用いても基板自体が高周波で共振特性を有し、 高インピーダンスになる周波数で電磁輻射をおこす。 Resonance (Impedance) Far-field Emissions 和田修己氏(京都大)の資料より 2006.11.06 A. Matsuzawa Tokyo Tech 88 電源線のインピーダンスマッチング 電源線もインピーダンスマッチングが必要になってきた。 JEITA, Japan Jisso Technology Roadmap 2003, pp. 516 2006.11.06 A. Matsuzawa Tokyo Tech 89 超高速インターフェース 2006.11.06 A. Matsuzawa Tokyo Tech 90 高速チップ間インターフェース はじめは低振幅化とインピーダンス整合（終端）技術がポイント 2006.11.06 A. Matsuzawa Tokyo Tech 91 パラレルからシリアルへ 各チャネル間のタイミングがばらつき伝送速度が伸びにくくなったことや、実装面積、 ケーブル品質などの問題によりパラレル伝送から超高速シリアル伝送へ技術が転換。 超高速SerDesやCDRが基本技術になった。 中村和之 2001. 2006.11.06 A. Matsuzawa Tokyo Tech 第５回システムLSI WS, 92 クロストーク 容量結合：相互容量を減らすのはもちろんだが抵抗を下げるのが効果的 磁界結合：抵抗値には無関係。配線を直交させる。 距離を離しても効果が無くなる 「デジタル回路のEMC」 山崎他 オーム社 容量結合 C12 cosh1D /d Vn jRC12V1 磁気結合 2006.11.06 A. Matsuzawa Tokyo Tech Vn jMI1 M dI1 dt 93 クロストーク 電界・磁界の結合によりクロストークが発生する From K. Young, UCLA 2006.11.06 A. Matsuzawa Tokyo Tech 94 クロストークの測定例 2006.11.06 A. Matsuzawa Tokyo Tech 95 シングル伝送、差動伝送 差動伝送は信号線がリターンパスとなり、同相信号しかシールド線やグランド プレーンを流れないため電磁輻射を起こしにくい。 From K. Young, UCLA （アンバランスにより差動・同相変換が起こる） 2006.11.06 A. Matsuzawa Tokyo Tech 96 差動伝送とノイズ 差動伝送においてもインピーダンスの不整合があると同相・差動変換によりノイズが 発生する。 コモンモードチョーク 差動モード Vd I d r jL1 L2 2M Z L Vd I d r Z L @ L1 L2 M 差動モード チョークがないのと同じ伝送特性 同相モード Vd I1Z L r2 Vc r2 jLr1 jL ZL チョークにより減衰 同相モード 1 1 CMRR 20 logr Z 2 Z1 2006.11.06 A. Matsuzawa Tokyo Tech 97 超高速伝送による波形劣化 表皮効果・誘電損などによる高域信号減衰が避けられない。 2006.11.06 A. Matsuzawa Tokyo Tech 98 表皮効果 高周波信号では表皮効果により導体内部を電流が流れず、抵抗が高くなる。 電磁波強度 z z B(z ) B 0 exp 表皮効果：周波数が高いと電流は表面を流れる 20c 2 2 表皮の深さ (Skin depth) :導電率 t: 導体の厚さ t t R() RDC RDC RDC t 2 t 1 exp 高周波では導体の抵抗は周波数の平方根に比例する 0.028m2 sec1 2.1 (m / GHz ) Cuの場合 f 2006.11.06 A. Matsuzawa Tokyo Tech 99 誘電損 数GHzでは誘電損も問題になる。 誘電体の誘電率は虚数を含むしたがって容量に漏れコンダクタンスが並列に接続される tan G C G tan C tan : 0.02 0.005 誘電損は周波数に比例する 2006.11.06 A. Matsuzawa Tokyo Tech 100 スタブ効果 貫通ビア・接続ピンなどの開放端が接続されると特定周波数でインピーダン スが変化し、波形劣化を起こす。 From K. Young, UCLA 2006.11.06 A. Matsuzawa Tokyo Tech 101 基板上での信号減衰 ボード上では数GHzの信号は相当減衰する。 最上層配線がスタブ効果などにより減衰が大きい。 2006.11.06 A. Matsuzawa Tokyo Tech 102 貫通ビアの問題 基板の貫通ビアがスタブとなって周波数特性を劣化させるほか、 アンテナとなって電磁波を放射する。 上田千寿 2006.11.06 A. Matsuzawa Tokyo Tech Design Wave Magazine, 2004, March 103 シンボル間干渉 高域減衰やスタブなどによる周波数特性の劣化などにより、パルス波形 の劣化によりシンボル間干渉 (ISI)が発生する。 From K. Young, UCLA 2006.11.06 A. Matsuzawa Tokyo Tech 104 ISIの例 From K. Young, UCLA 2006.11.06 A. Matsuzawa Tokyo Tech 105 プリエンファシス技術 減衰の激しい高域信号を送信側で強調してやることにより受信部での波形劣化を防ぐ。 中村和之 2001. 2006.11.06 A. Matsuzawa Tokyo Tech 第５回システムLSI WS, 106 イコライズによるISIの改善例 From K. Young, UCLA 2006.11.06 A. Matsuzawa Tokyo Tech 107 多値伝送 信号の転送周波数が下げられる多値伝送が有利であるが、、、、 しかし、つまりは転送周波数が限界に達したということ。 また、これ以上の多値化もマージンが取れなさそう、、、、 。 N. Naono, J. Zerbe, 日経エレクトロニクス 2006.11.06 A. Matsuzawa Tokyo Tech 2003.8.4 108 高速伝送の課題のまとめ N. Naono, J. Zerbe, 日経エレクトロニクス 2006.11.06 A. Matsuzawa Tokyo Tech 2003.8.4 109 高速伝送の課題への対策のまとめ N. Naono, J. Zerbe, 日経エレクトロニクス 2006.11.06 A. Matsuzawa Tokyo Tech 2003.8.4 110 まとめ １ • 集中定数 – 波形歪みやノイズの原因はインダクタ – ダンピングファクタを1以下にする – インダクタンスを減らす • 短く太い配線 • リターンパスを短く、ループ面積を小さく • リタンパスは信号線と併走させ、スリットを入れない – 集積回路ノイズを減らすにはチップ内パスコンを増やす – パスコンのインピーダンス特性に注意 – 配線や端子が短くないと必ずインダクタが増える 2006.11.06 A. Matsuzawa Tokyo Tech 111 まとめ ２ • 分布定数回路 – 波長が線路長の1/40を超えると分布定数回路の扱いが不可欠 – 立ち上がり時間が信号の跳ね返り時間よりも長いと影響は弱い – リンギングはインピーダンス整合により決まり、ドライブ能力とは直接関 係ない – インピーダンス整合と線路長の短縮がポイント – ビアによるスタブ形成や配線幅変化などにより特性インピーダンスが変 化し高周波特性を劣化 – スキンエフェクトや誘電損により高域減衰 – 高域減衰とスタブ形成、インピーダンスの不整合などによりISIが発生、 アイが開かなくなる • プリエンファシスやイコライザーが有効 – コモンモードノイズを減らし、波形品質を上げるため差動伝送を用いる 2006.11.06 A. Matsuzawa Tokyo Tech 112 まとめ ３ • ノイズの輻射 – 集積回路からのノイズ電流励振 • 内蔵パスコンを増やす • 外部パスコンを増やし、インダクタと抵抗を下げる – 基板からの輻射 • プリント板の共振 • 配線長を短くする • 差動伝送を用いてコモンモード輻射を抑制 • クロストーク – 容量性結合の場合はインピーダンスを下げるのが効果的 – 誘導性結合ではインピーダンスに無関係 2006.11.06 A. Matsuzawa Tokyo Tech 113 まとめ ４ • 集積回路の配線問題 – – – – – 2006.11.06 理論上も微細化とともに配線遅延が増大 RC分布定数回路による遅延が支配的 通常配線では遅延時間とともに信号減衰が問題 リピータにより改善可能だが限界に達している 配線抵抗が減少し、パルスが高速になるとイン ダクタの考慮が必要 A. Matsuzawa Tokyo Tech 114 補足資料 2006.11.06 A. Matsuzawa Tokyo Tech 115 S parameter 電力と整合を取り扱うにはSパラメータを用いる ポート1: Z0 入力波 反射波 a1 b1 Vn 入力波： an in Z0 Z0 出力波： bn 2006.11.06 Vn in Z0 Z0 S21 S12 S11 S22 ポート2: Z0 a2 入力波 b2 b1 S11 S12 a1 b S 2 21 S22 a2 A. Matsuzawa Tokyo Tech 116 S parameterの意味 S11 S22 b1 a1 a b2 a2 b2 S21 a1 S12 2006.11.06 b2 a2 2 0 ポート２をZ0で終端し、ポート１に波を入力したときに反射して戻ってくる割合 反射係数：小さいほど良い ポート１をZ0で終端し、ポート２に波を入力したときに反射して戻ってくる割合 反射係数：小さいほど良い a1 0 ポート２をZ0で終端し、ポート１に波を入力したときにポート２に伝達される割合 順方向の伝達係数：通常大きいほど良い a2 0 ポート１をZ0で終端し、ポート２に波を入力したときにポート１に伝達される割合 逆方向の伝達係数：通常小さいほど良い a1 0 A. Matsuzawa Tokyo Tech 117 スミスチャートとアドミッタンスチャート 2006.11.06 A. Matsuzawa Tokyo Tech 広畑敦「高周波技術センスアップ101」 CQ出版 118 インピーダンスからアドミッタンスへの変換 中心に対して等距離対称点を取る 広畑敦「高周波技術センスアップ101」 CQ出版 2006.11.06 A. Matsuzawa Tokyo Tech 119 反射係数と定在波比 反射係数： VR Zload Z0 VF Zload Z0 定在波比： S 1 Z Z 0 or load 1 1 Zload Z0 広畑敦「高周波技術センスアップ101」 CQ出版 2006.11.06 A. Matsuzawa Tokyo Tech 120 部品追加の場合のインピーダンス変化 R直列：リアクタンスが一定で、抵抗が変化 C直列：抵抗が一定で容量性方向（半時計周り） にリアクタンスが変化 L直列：抵抗が一定で誘導性方向（時計周り） にリアクタンスが変化 R並列：サセプタンスが一定で、コンダクタンスが変化 C並列：コンダクタンスが一定で 容量性方向（時計回り）にサセプタンスが変化 L並列：コンダクタンスが一定で 誘導性方向（反時計回り）にサセプタンスが変化 広畑敦「高周波技術センスアップ101」 CQ出版 2006.11.06 A. Matsuzawa Tokyo Tech 121 インピーダンス整合 広畑敦「高周波技術センスアップ101」 CQ出版 2006.11.06 A. Matsuzawa Tokyo Tech 122 インピーダンス整合 広畑敦「高周波技術センスアップ101」 CQ出版 2006.11.06 A. Matsuzawa Tokyo Tech 123 インピーダンス整合 2006.11.06 A. Matsuzawa Tokyo Tech 124 インピーダンス整合 2006.11.06 A. Matsuzawa Tokyo Tech 125 容量の電力ロス 容量は電力を消費しないが、寄生の抵抗成分が電力を消費する 最大の電力ロスは容量のインピーダンスが寄生抵抗と等しくなった周波数において生じ RF-CMOSにおいては寄生容量から基板に抜ける高周波電力が電力ロスを生じさせる。 V2 Pd 4R p 1 p R pC p C Gp Rp Cp 電力ロスのピーク 金属 Equivalent 減少 減少 高比抵抗基板 2 1 R pC p G p ( ) R p 1 R pC p 2 C'p ( ) C p p 2006.11.06 1 R pC p 1 1 R pC p Gp(mS) 1 2 MOS: 10Ωcm GaAs: 1GΩcm Cp(pF) 1 10 100 Rp(Ω） A. Matsuzawa Tokyo Tech 0.1 1K 10K 126 インダクタの形状とインダクタンス 2006.11.06 A. Matsuzawa Tokyo Tech 127 インダクタのQ 低い周波数では配線抵抗が支配的 高い周波数では寄生容量を通じて発生するロスが支配的 2006.11.06 A. Matsuzawa Tokyo Tech 128