Transcript 컴퓨터시스템구조 – 4장 레지스터 전송과 마이크로 연

컴퓨터시스템구조 –
4장 레지스터 전송과 마이크로 연산
Prof. 강 의 성
순천대학교 컴퓨터교육과
http://nova.sunchon.ac.kr
[email protected]
Tel. 061-750-3344
4.1 레지스터 전송 언어

마이크로 연산 (micro-operation)




디지탈 컴퓨터의 구조 정의시 규정사항




레지스터에 저장된 데이타를 갖고서 실행되는 동작
하나의 클럭펄스 동안에 실행
시프트 (shift), 카운터 (count), 클리어 (clear), 로드 (load)
레지스터의 종류와 그 기능
레지스터에 저장된 2진 정보를 가지고 수행되는 마이크로 연산들
마이크로 연산을 시작시키는 제어기능
레지스터 전송 언어 (register transfer language)



레지스터 간의 마이크로 연산 전송을 간단하고 명료하게 표시하기 위해서
사용하는 기호들을 레지스터 전송 언어라고 함
디지털 컴퓨터의 내부 조직을 편리하게 나타낼 수 있다.
디지털 시스템 설계를 용이하게 해 준다.
4.2 레지스터 전송 (1)

레지스터




MAR (memory address register): 메모리 주소 레지스터
PC (program counter): 프로그램 카운터
IR (instruction register): 명령어 레지스터
레지스터들 사이의 정보전송
R2 ← R1

제어 조건 하에서의 정보전송
If (p=1) then (R2←R1)  P : R2 ← R1
Cont’d (2)
4.3 버스와 메모리 전송 (1)

버스


레지스터들 간의 공통의 데이터 전송 통로
제어 신호를 이용하여 한번에 하나의 전송만이 이루어지도록 한다
Cont’d (2)

3-상태 버퍼 (tri-state buffer)




3 가지 상태를 갖는다
0, 1, high-impedance state
제어 신호가 1이면 버퍼와 동일하게 동작
제어 신호가 0이면 끊어진 효과 (high-impedance state)
3-상태 버퍼를 이용한 버스 시스템의 구현



디코더를 이용한 제어신호를 이용해 버스라인에 연결될 버퍼를 선택
한 순간에 오직 하나의 3-상태 버퍼만 작동되어 버스에 연결되고 나머지
버퍼는 고저항 상태로 유지
인에이블 입력이 1이면 디코더의 입력값에 따라 버퍼 중 하나가 동작
메모리 전송

메모리 전송



메모리로부터 외부로의 정보전송은 Read동작에 의해 이루어지고
메모리로 정보를 저장하는 것은 Write동작에 의해 이루어진다
메모리 동작

Read
 메모리 주소를 주소 레지스터 (address register: AR)로부터 받고 읽은
데이타를 DR(Data Reigister)에 전송
Read : DR ← M[AR]

Write
 R1에 있는 데이타를 AR에서 지정된 메모리로 전송
Write : M[AR] ← R1
4.4 산술 마이크로 연산 (1)

기본적인 연산





레지스터 간의 이진 정보 전송을 위한 레지스터 전송 마이크로 연산
레지스터에 저장된 수치 데이타에 대해 산술 연산을 수행하는 산술 마이크로
연산
레지스터에 저장된 데이타에 대한 비트 조작 연산을 수행하는 논리 마이크로
연산
시프트 마이크로 연산
이진 가산기
Cont’d (2)

이진 가감산기
이진
인크리멘터
Cont’d (3)

D = A + Y + Cin
4.5 논리 마이크로 연산


레지스터에 저장된 비트열에 대한 이진 연산
각 비트를 독립된 이진 변수로 간주하고 연산 수행
4.6 시프트 마이크로 연산



논리 시프트
순환 시프트
산술 시프트
4.7 산술 논리 시프트 장치

ALU (arithmetic logic unit)